

2線式インタフェース、 低EMIキースイッチコントローラ/GPO

概要

MAX7359は、I²Cインタフェース付きのペリフェラルで、マイクロプロセッサに対して最大64個のキースイッチを管理します。キーコードは、キーの各押下と開放ごとに生成され、複数のキーエントリをより簡単に実装することができます。キー押下を、動的でなく静的に監視することによって、低EMI動作が保証されます。各スイッチは、最大5kΩの抵抗値の金属または抵抗(カーボン)が可能です。

MAX7359は、オートスリープとオートウェイクを備え、このデバイスの消費電力をさらに最小限に抑えています。オートスリープ機能は、スリープタイムアウト期間が経過すると、このデバイスは低電力状態(1μA typ)に移行します。オートウェイク機能は、MAX7359をキー押下時にスリープから通常の動作モードに戻す構成になっています。

このキーコントローラは、キー押下と開放イベント(イネーブルの場合は、オートリピートを含む)をデバウンスしてFIFOに蓄積します。割込み(INT)出力は、キー押下の発生、または最大レートのとときにキー押下を知らせるように設定することができます。


各カラムドライバ(COL2/PORT2~COL7/PORT7)のいずれか、またはINTは、未使用の場合に、汎用出力(GPO)として機能させることができます。

MAX7359は、携帯電話、ポケットPCなどのポータブル民生用電子機器に向けて、小型24ピンTQFN (3.5mm x 3.5mm)および25ピンWLP (2.31mm x 2.31mm)パッケージで提供されています。MAX7359は、-40°C ~ +85°Cの温度範囲で動作します。

アプリケーション

携帯電話
PDA
携帯ゲーム
ポータブル民生用エレクトロニクス

標準アプリケーション回路



特長

- ◆ 全キーに対してオプションのキー開放検出
- ◆ 最大64個のキーを監視
- ◆ 動作電圧: +1.62V ~ +3.6V
- ◆ オートスリープとオートウェイクによって消費電流を最小限に抑制
- ◆ スリープ電流: 1μA以下
- ◆ 最大16個のデバウンスされたキーイベントのFIFOキュー
- ◆ ユーザ設定可能なキーデバウンス時間: 9ms ~ 40ms
- ◆ 静的マトリックス監視による低EMI設計
- ◆ FIFOレベルまたは規定時間経過後にハードウェア割込み
- ◆ 最大7個のLED駆動が可能なオープンドレインロジック出力
- ◆ 400kbps、5.5V耐圧の2線式シリアルインタフェース
- ◆ 選択可能な2線式のシリアルバスタイムアウト
- ◆ 選択可能な4つのI²Cアドレス
- ◆ 小型24ピンTQFNパッケージ(3.5mm x 3.5mm)または25ピンWLPパッケージ(2.31mm x 2.31mm)


型番

PART	TEMP RANGE	PIN-PACKAGE
MAX7359ETG+	-40°C to +85°C	24 TQFN-EP*
MAX7359EWA+	-40°C to +85°C	25 WLP

+は鉛(Pb)フリー/RoHS準拠パッケージを表します。

*EP = エクスポーズドパッド

ピン配置



2線式インタフェース、 低EMIキースイッチコントローラ/GPO

MAX7359

ABSOLUTE MAXIMUM RATINGS

(All voltages referenced to GND.)

V _{CC}	-0.3V to +4V
COL2/PORT2–COL7/PORT7	-0.3V to +4V
SDA, SCL, AD0, $\overline{\text{INT}}$	-0.3V to +6V
All Other Pins	-0.3V to (V _{CC} + 0.3V)
DC Current on COL2/PORT2–COL7/PORT7	25mA
GND Current	80mA
Continuous Power Dissipation (T _A = +70°C)	
24-Pin TQFN (derate 15.4mW/°C above +70°C)	1229mW
25-Bump WLP (derate 19.2mW/°C above +70°C)	1194mW

Junction-to-Case Thermal Resistance (θ_{JC}) (Note 1)

24-Pin TQFN	5.4°C/W
25-Bump WLP	17°C/W
Junction-to-Ambient Thermal Resistance (θ_{JA}) (Note 1)	
24-Pin TQFN	65.1°C/W
25-Bump WLP	53°C/W
Operating Temperature Range (T _{MIN} to T _{MAX})	-40°C to +85°C
Junction Temperature	+150°C
Storage Temperature Range	-65°C to +150°C
Lead Temperature (soldering, 10s)	+300°C
Bump Temperature (soldering, Note 2) Reflow	+260°C

Note 1: Package thermal resistances were obtained using the method described in JEDEC specification JESD51-7, using a four-layer board. For detailed information on package thermal considerations, refer to japan.maxim-ic.com/thermal-tutorial.

Note 2: Hand soldering is not recommended.

Stresses beyond those listed under "Absolute Maximum Ratings" may cause permanent damage to the device. These are stress ratings only, and functional operation of the device at these or any other conditions beyond those indicated in the operational sections of the specifications is not implied. Exposure to absolute maximum rating conditions for extended periods may affect device reliability.

ELECTRICAL CHARACTERISTICS

(V_{CC} = +1.62V to +3.6V, T_A = T_{MIN} to T_{MAX}, unless otherwise noted. Typical values are at V_{CC} = +2.5V, T_A = +25°C.) (Notes 3, 4)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
Operating Supply Voltage	V _{CC}		1.62		3.60	V
Operating Supply Current	I _{CC}	All key switches open, oscillator running, COL2–COL7 configured as key switches		25	60	μA
		N keys pressed		(25 + 20 × N)		
Sleep-Mode Supply Current	I _{SL}			0.6	5	μA
POR			1.0		1.6	V
POR Hysteresis	PORHYST	V _{CC} rising		42		mV
Key-Switch Source Current	I _{KEY}			20	35	μA
Key-Switch Source Voltage	V _{KEY}	Operating mode		0.42	0.55	V
Key-Switch Resistance	R _{KEY}	(Note 5)			5	kΩ
Startup Time from Shutdown	t _{START}			2	2.4	ms
Output Low Voltage COL2/PORT2 to COL7/PORT7	V _{OLPORT}	I _{SINK} = 10mA			0.2	V
$\overline{\text{INT}}$ Output	V _{OLINT}	I _{SINK} = 10mA			0.5	V
Oscillator Frequency	F _{OSC}			64		kHz
SERIAL-INTERFACE SPECIFICATIONS						
Serial Bus Timeout	t _{OUT}	With bus timeout enabled	10		40	ms
Input High Voltage SDA, SCL, AD0	V _{IH}		0.7 × V _{CC}			V
Input Low Voltage SDA, SCL, AD0	V _{IL}				0.3 × V _{CC}	V
Output Low Voltage SDA	V _{OLPORT}	I _{SINK} = 10mA			0.4	V
Input Leakage Current		V _{CC} = 0 to +6V	-1		+1	μA

2線式インタフェース、 低EMIキースイッチコントローラ/GPO

MAX7359

I²C TIMING CHARACTERISTICS

(V_{CC} = +1.62V to +3.6V, T_A = T_{MIN} to T_{MAX}, unless otherwise noted. Typical values are at V_{CC} = +2.5V, T_A = +25°C.) (Notes 3, 4)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
Input Capacitance (SCL, SDA, AD0)	C _{IN}	(Notes 5, 6)			10	pF
SCL Serial-Clock Frequency	f _{SCL}	Bus timeout disabled	0		400	kHz
Bus Free Time Between a STOP and a START Condition	t _{BUF}		1.3			μs
Hold Time (Repeated) START Condition	t _{HD, STA}		0.6			μs
Repeated START Condition Setup Time	t _{SU, STA}		0.6			μs
STOP Condition Setup Time	t _{SU, STO}		0.6			μs
Data Hold Time	t _{HD, DAT}	(Note 7)			0.9	μs
Data Setup Time	t _{SU, DAT}		100			ns
SCL Clock Low Period	t _{LOW}		1.3			μs
SCL Clock High Period	t _{HIGH}		0.7			μs
Rise Time of Both SDA and SCL Signals, Receiving	t _R	(Notes 5, 6)		20 + 0.1C _b	300	ns
Fall Time of Both SDA and SCL Signals, Receiving	t _F	(Notes 5, 6)		20 + 0.1C _b	300	ns
Fall Time of SDA Transmitting	t _{F, TX}	(Notes 5, 8)		20 + 0.1C _b	250	ns
Pulse Width of Spike Suppressed	t _{SP}	(Notes 5, 9)			50	ns
Capacitive Load for Each Bus Line	C _b	(Note 5)			400	pF

Note 3: All parameters are tested at T_A = +25°C. Specifications over temperature are guaranteed by design.

Note 4: All digital inputs at V_{CC} or GND.

Note 5: Guaranteed by design.

Note 6: C_b = total capacitance of one bus line in pF. t_R and t_F measured between +0.8V and +2.1V.

Note 7: A master device must provide a hold time of at least 300ns for the SDA signal (referred to V_{IL} of the SCL signal) to bridge the undefined region of SCL's falling edge.

Note 8: I_{SINK} ≤ 6mA. C_b = total capacitance of one bus line in pF. t_R and t_F measured between +0.8V and +2.1V.







Note 9: Input filters on the SDA, SCL, and AD0 inputs suppress noise spikes less than 50ns.

2線式インタフェース、 低EMIキースイッチコントローラ/GPO

MAX7359


標準動作特性

($V_{CC} = +2.5V$, $T_A = +25^\circ C$, unless otherwise noted.)



2線式インタフェース、 低EMIキースイッチコントローラ/GPO

機能ブロック図



MAX7359

2線式インタフェース、 低EMIキースイッチコントローラ/GPO

MAX7359

端子説明

端子		名称	機能
TQFN	WLP		
1	A1	ROW2	キーマトリックスからのロー入力。未使用の場合、ROW2を未接続のままにするか、またはGNDに接続します。
2	A2	ROW3	キーマトリックスからのロー入力。未使用の場合、ROW3を未接続のままにするか、またはGNDに接続します。
3	A3	COL3/PORT3	キーマトリックスまたはGPOへのカラム出力。未使用の場合は、COL3/PORT3を未接続のままにします。
4	B3	COL4/PORT4	キーマトリックスまたはGPOへのカラム出力。未使用の場合は、COL4/PORT4を未接続のままにします。
5	A4	ROW4	キーマトリックスからのロー入力。未使用の場合は、ROW4を未接続にするか、またはGNDに接続します。
6	A5	ROW5	キーマトリックスからのロー入力。未使用の場合は、ROW5を未接続にするか、またはGNDに接続します。
7	B5	ROW6	キーマトリックスからのロー入力。未使用の場合は、ROW6を未接続にするか、またはGNDに接続します。
8	B4	ROW7	キーマトリックスからのロー入力。未使用の場合は、ROW7を未接続にするか、またはGNDに接続します。
9	C5	COL6/PORT6	キーマトリックスまたはGPOへのカラム出力。未使用の場合は、COL6/PORT6を未接続のままにします。
10	C4	COL5/PORT5	キーマトリックスまたはGPOへのカラム出力。未使用の場合は、COL5/PORT5を未接続のままにします。
11	D5	COL2/PORT2	キーマトリックスまたはGPOへのカラム出力。未使用の場合は、COL2/PORT2を未接続のままにします。
12	E5	COL1	キーマトリックスへのカラム出力。未使用の場合は、COL1を未接続のままにします。
13	E4	COL0	キーマトリックスへのカラム出力。未使用の場合は、COL0を未接続のままにします。
14	D4	I.C.	内部で接続されています。通常動作の場合は、GNDに接続します。
15	D3	GND	グラウンド
16	E3	AD0	アドレス入力。AD0は最大4個のデバイススレーブアドレスを選択します(表10)。
17	E2	SDA	I ² C対応シリアルデータI/O
18	D2	SCL	I ² C対応シリアルクロック入力
19	E1	INT	アクティブローの割込み入力。INTはオープンドレインです。
20	D1	V _{CC}	正電源電圧。0.047μF以上のセラミックコンデンサでV _{CC} をGNDにバイパスします。
21	C2, C3	N.C.	接続なし。内部で接続されていません。
22	C1	COL7/PORT7	キーマトリックスまたはGPOへのカラム出力。未使用の場合は、COL7/PORT7を未接続のままにします。
23	B2	ROW0	キーマトリックスからのロー入力。未使用の場合は、ROW0を未接続のままにするか、またはGNDに接続します。
24	B1	ROW1	キーマトリックスからのロー入力。未使用の場合は、ROW1を未接続のままにするか、またはGNDに接続します。
—	—	EP	エクスポーズドパッド(TQFNのみ)。EPは内部でGNDに接続されています。熱的性能を向上するには、EPをグラウンドプレーンに接続します。

詳細

MAX7359は、マイクロプロセッサペリフェラルの低ノイズキースイッチコントローラです。オプションのオートリピート付きの最大64個のキースイッチを監視し、キーイベントは16バイトFIFOで表示します。キースイッチ機能は、最大6個のオープンドレインロジック出力を提供するように設定することができます。

MAX7359は、オートスリープモードとオートウェイクも備え、電源消費電流をさらに低減します。MAX7359は、キーイベントに続くプログラマブル時間の経過後にスリープモードに移行するように設定することができます。FIFOの内容は、スリープモード時に蓄積され、スリープモード時にも読み取ることができます。MAX7359は、キーが押されたままの状態にあるときは、オートスリープに移行しません。オートウェイク機能は、キー押下イベントが発生すると、MAX7359をスリープモードから抜け出させます。オートスリープとオートウェイクはディセーブルにすることができます。

割込み要求は、プログラマブルな数のFIFOエントリで発生するように設定するか、または一定の時間に設定することによって、割込みが多すぎるために起こるマイクロプロセッサの過負荷を防止することができます。キースイッチの状態は、キースイッチFIFOを読み取って随時チェックすることができます。1バイトの読取りアクセスは、FIFOの次のキーイベント(存在する場合)とFIFOの状態の両方を返すため、ポーリングによってMAX7359を動作させることは容易です。INT端子が不要な場合は、LEDの駆動が可能なオープンドレイン汎用出力(GPO)として構成することができます。

アプリケーションがより少ない数のキーのスクアンを求める場合は、最大6個のキースイッチ出力をLEDの駆動が可能なオープンドレインGPOとして構成することができます。1個のGPOとして使用されるキースイッチ出力ごとに、スクアン可能なキースイッチの数は8個ずつ減少します。

2線式インタフェース、 低EMIキースイッチコントローラ/GPO

キースキャンコントローラ

キー入力とは動的でなく、静的にスキャンされ、低EMI動作を保証します。入力はスイッチの変化にのみ応じてトグルするため、キーマトリックスは高感度な回路ノードによって近い位置に配線することができます。

このキーコントローラは、デバウンスし、キー押下と開放(オートリピートがイネーブルの場合は、自動反復されるキー押下を含む)のFIFOを保持します。表1は、キー配列を示しています。

初期パワーアップ

パワーアップ時、すべての制御レジスタはパワーアップ値に設定され、MAX7359はスリープモードに入ります(表2)。

レジスタの説明

キーFIFOレジスタ(0x00)

キーFIFOレジスタは、キーFIFOの状態、およびデバウンスされたキーイベントに関する情報を格納します(表3)。ビットD0~D5は、64個のキーの中でデバウンスされたキーを示し、各キーは表1のように番号が付けられています。

D7は、FIFOにさらにデータがあるかどうかを示します。ただし、D5:D0がキー63またはキー62を示す場合を除きます。D5:D0がキー63またはキー62を示す場合、ホストはもう一度読み取って、FIFOにまだデータがあるかどうかを判断する必要があります。あまり使用されないキーにキー62とキー63を使用するのが良い方法です。D6は、キー押下または開放イベントかどうかを示します。ただし、D5:D0がキー63またはキー62を示す場合を除きます。

キースキャンFIFOを読み取ると、設定レジスタ(0x01)のビットD5の設定に応じて、割込みINTがクリアされます。

設定レジスタ(0x01)

設定レジスタは、I²Cバスタイムアウト機能を制御し、キー開放検出をイネーブルにし、オートウェイクをイネーブルにし、INTをデアサートすべきかどうかを判断します。ビットD7に書き込むと、MAX7359は、スリープモードまたは動作モードに移行することができます。ただし、オートスリープとオートウェイクは、イネーブルの場合、このビットの状態も変更します(表4)。

表1. キースイッチのマッピング

PIN	COL0	COL1	COL2/PORT2	COL3/PORT3	COL4/PORT4	COL5/PORT5	COL6/PORT6	COL7/PORT7
ROW0	KEY 0	KEY 8	KEY 16	KEY 24	KEY 32	KEY 40	KEY 48	KEY 56
ROW1	KEY 1	KEY 9	KEY 17	KEY 25	KEY 33	KEY 41	KEY 49	KEY 57
ROW2	KEY 2	KEY 10	KEY 18	KEY 26	KEY 34	KEY 42	KEY 50	KEY 58
ROW3	KEY 3	KEY 11	KEY 19	KEY 27	KEY 35	KEY 43	KEY 51	KEY 59
ROW4	KEY 4	KEY 12	KEY 20	KEY 28	KEY 36	KEY 44	KEY 52	KEY 60
ROW5	KEY 5	KEY 13	KEY 21	KEY 29	KEY 37	KEY 45	KEY 53	KEY 61
ROW6	KEY 6	KEY 14	KEY 22	KEY 30	KEY 38	KEY 46	KEY 54	KEY 62
ROW7	KEY 7	KEY 15	KEY 23	KEY 31	KEY 39	KEY 47	KEY 55	KEY 63

表2. レジスタアドレスマップおよびパワーアップ状態

ADDRESS CODE (hex)	READ/WRITE	POWER-UP VALUE (hex)	REGISTER FUNCTION	DESCRIPTION
0x00	Read only	0x3F	Keys FIFO	Read FIFO key scan data out
0x01	R/W	0x0A	Configuration	Power down, key release enable, autowakeup, and I ² C timeout enable
0x02	R/W	0xFF	Debounce	Key debounce time setting and GPO enable
0x03	R/W	0x00	Interrupt	INT frequency setting
0x04	R/W	0xFE	Ports	Ports 2-7 and INT GPO control
0x05	R/W	0x00	Key repeat	Delay and frequency for key repeat
0x06	R/W	0x07	Sleep	Idle time to autosleep

2線式インタフェース、 低EMIキースイッチコントローラ/GPO

MAX7359

表3. キーFIFOレジスタフォーマット(0x00)

SPECIAL FUNCTION	KEYS FIFO REGISTER DATA							
	D7	D6	D5	D4	D3	D2	D1	D0
The key number indicated by D5:D0 is a key event. D7 is always for a key press of key 62 and key 63. When D7 is 0, the key read is the last data in the FIFO. When D7 is 1, there is more data in the FIFO. When D6 is 1, key data read from FIFO is a key release. When D6 is 0, key data read from FIFO is a key press.	FIFO empty flag	Key release flag	X	X	X	X	X	X
FIFO is empty.	0	0	1	1	1	1	1	1
FIFO is overflow. Continue to read data in FIFO.	0	1	1	1	1	1	1	1
Key 63 is pressed. Read one more time to determine whether there is more data in FIFO.	1	0	1	1	1	1	1	1
Key 63 is released. Read one more time to determine whether there is more data in FIFO.	1	1	1	1	1	1	1	1
Key repeat. Indicates the last data in FIFO.	0	0	1	1	1	1	1	0
Key repeat. Indicates more data in FIFO.	0	1	1	1	1	1	1	0
Key 62 is pressed. Read one more time to determine whether there is more data in FIFO.	1	0	1	1	1	1	1	0
Key 62 is released. Read one more time to determine whether there is more data in FIFO.	1	1	1	1	1	1	1	0

2線式インタフェース、 低EMIキースイッチコントローラ/GPO

MAX7359

表4. 設定レジスタフォーマット(0x01)

REGISTER BIT	DESCRIPTION	VALUE	FUNCTION	DEFAULT VALUE	
D7	Sleep	0	Sleep mode	I ² C write, autosleep and autowakeup all can change this bit. This bit can be read back by I ² C any time for current status.	0
		1	Operating mode		
D6	Reserved	0	This bit must always be 0. Improper operation may result by writing a 1 to this location.	0	
D5	INTERRUPT	0	$\overline{\text{INT}}$ cleared when FIFO empty	0	
		1	$\overline{\text{INT}}$ cleared after host read. In this mode, I ² C should read FIFO until interrupt condition removed, or further INT may be lost.		
D4	Reserved	0	This bit must always be 0. Improper operation may result by writing a 1 to this location.	0	
D3	Key release enable	0	Disable	1	
		1	Enable		
D2	Reserved	0	This bit must always be 0. Improper operation results by writing a 1 to this location.	0	
D1	Wakeup	0	Disable	1	
		1	Key press wakeup enable		
D0	Timeout enable	0	I ² C timeout enabled	0	
		1	I ² C timeout disabled		

2線式インタフェース、 低EMIキースイッチコントローラ/GPO

MAX7359

デバウンスレジスタ(0x02)

デバウンスレジスタは、各デバウンスサイクルの時間を設定します。また、GPOポートのイネーブルまたはディセーブルにするかどうかの設定をします。ビットD0~D4は、1msのインクリメントで、9ms~40msの範囲

のデバウンス時間を設定します(表5)。ビットD5~D7は、イネーブルにするGPOポートを設定します。GPOポートは、表5に示された組合せ(すべてディセーブル~すべてイネーブル)でのみイネーブルにすることができることに注意してください。

表5. デバウンスレジスタフォーマット(0x02)

REGISTER DESCRIPTION	REGISTER DATA							
	D7	D6	D5	D4	D3	D2	D1	D0
	PORTS ENABLE			DEBOUNCE TIME				
Debounce time is 9ms	X	X	X	0	0	0	0	0
Debounce time is 10ms	X	X	X	0	0	0	0	1
Debounce time is 11ms	X	X	X	0	0	0	1	0
Debounce time is 12ms	X	X	X	0	0	0	1	1
...								
Debounce time is 37ms	X	X	X	1	1	1	0	0
Debounce time is 38ms	X	X	X	1	1	1	0	1
Debounce time is 39ms	X	X	X	1	1	1	1	0
Debounce time is 40ms	X	X	X	1	1	1	1	1
GPO ports disabled (full key-scan functionality)	0	0	0	X	X	X	X	X
GPO port 7 enabled	0	0	1	X	X	X	X	X
GPO ports 7 and 6 enabled	0	1	0	X	X	X	X	X
GPO ports 7, 6, and 5 enabled	0	1	1	X	X	X	X	X
GPO ports 7, 6, 5, and 4 enabled	1	0	0	X	X	X	X	X
GPO ports 7, 6, 5, 4, and 3 enabled	1	0	1	X	X	X	X	X
GPO ports 7, 6, 5, 4, 3, and 2 enabled	1	1	X	X	X	X	X	X
Power-up default setting	1	1	1	1	1	1	1	1

2線式インタフェース、 低EMIキースイッチコントローラ/GPO

MAX7359

割込みレジスタ(0x03)

割込みレジスタは、割込み要求機能の設定、およびGPOとしても設定可能なINT出力の状態に関する情報を格納します。ビットD0～D7が0x00に設定された場合、INT出力は、ポートレジスタのビットD1によって制御されるGPOとして構成されます。割込みには、FIFO割込みと時間割込みの2種類があります。時間割込みは、特定の数のデバウンスサイクルの後にINTをアサートするように設定することができます。ビットD0～D4を適切な値に設定すると、割込みは、キーイベントに続き、

選択された数のデバウンスサイクル終了時にアサートすることができます(表6)。この数は、1～31サイクルのデバウンスサイクルです。FIFO割込みは、FIFOに4～16のキーイベントが保存されている場合に、INTをアサートするように設定することができます。ビットD7～D5は、FIFO割込みを設定します。2種類の割込みは、同時に設定することができ、INTは先に満たされた条件に応じてアサートします。INTは、設定レジスタのビットD5の状態に応じてデアサートします。

表6. 割込みレジスタフォーマット(0x03)

REGISTER DESCRIPTION	REGISTER DATA							
	D7	D6	D5	D4	D3	D2	D1	D0
	FIFO-BASED INT			TIME-BASED INT				
INT used as GPO	0	0	0	0	0	0	0	0
FIFO based INT disabled	0	0	0	Not all zero				
INT asserts every debounce cycles	0	0	0	0	0	0	0	1
INT asserts every 2 debounce cycles	0	0	0	0	0	0	1	0
...								
INT asserts every 29 debounce	0	0	0	1	1	1	0	1
INT asserts every 30 debounce	0	0	0	1	1	1	1	0
INT asserts every 31 debounce	0	0	0	1	1	1	1	1
Time based INT disabled	Not all zero			0	0	0	0	0
INT asserts when FIFO has 2 key events	0	0	1	0	0	0	0	0
INT asserts when FIFO has 4 key events	0	1	0	0	0	0	0	0
INT asserts when FIFO has 6 key events	0	1	1	0	0	0	0	0
...								
INT asserts when FIFO has 16 key events	1	1	1	0	0	0	0	0
Both time base and FIFO based interrupts active	Not all zero			Not all zero				
Power-up default setting	0	0	0	0	0	0	0	0

ポートレジスタ(0x04)

ポートレジスタは、ポート2～7の値と、オープンドレインGPOとして構成される場合はINTポートの値を設定します。GPOとして構成されていないポートの場合は、このレジスタの設定値は無視され、このレジスタからの読取りは、レジスタに保存された値を返します(表7)。

オートリピートレジスタ(0x05)

MAX7359のオートリピート機能は、少なくとも1個のキーが連続的に押されたことをホストに通知します。オートリピートレジスタは、この機能をイネーブルまたはディセーブルにし、最後のキーイベント後からキーリピートコード(0x7E)がFIFOに入るまでの時間遅延を設定し、キーリピートコードがFIFOに入るときの

周波数を設定します。ビットD7は、オートリピート機能が0 (オートリピートディセーブル)と1 (オートリピートイネーブル)を指定してイネーブルにするかどうかを指定します。ビットD0～D3は、8～128サイクルの範囲のデバウンスサイクルによって、オートリピート遅延を指定します(表8)。ビットD4～D6は、4～32サイクルの範囲のデバウンスサイクルのオートリピーtrateまたは周波数を指定します。

オートリピートがイネーブルの場合、キーを押されたままの状態にすると、0x7Eで示されるキーリピートイベントが発生します。この押されているキーは、FIFOに反復して入りません。

2線式インタフェース、 低EMIキースイッチコントローラ/GPO

MAX7359

表7. ポートレジスタフォーマット(0x04)

REGISTER BIT	DESCRIPTION	VALUE	FUNCTION	DEFAULT VALUE
D7	PORT 7 Control	0	Clear port 7 low	1
		1	Set port 7 high (high impedance)	
D6	PORT 6 Control	0	Clear port 6 low	1
		1	Set port 6 high (high impedance)	
D5	PORT 5 Control	0	Clear port 5 low	1
		1	Set port 5 high (high impedance)	
D4	PORT 4 Control	0	Clear port 4 low	1
		1	Set port 4 high (high impedance)	
D3	PORT 3 Control	0	Clear port 3 low	1
		1	Set port 3 high (high impedance)	
D2	PORT 2 Control	0	Clear port 2 low	1
		1	Set port 2 high (high impedance)	
D1	$\overline{\text{INT}}$ Port Control	0	Clear port $\overline{\text{INT}}$ low	1
		1	Set port $\overline{\text{INT}}$ high (high impedance)	
D0	Reserved	0	—	0

表8. オートリピートレジスタフォーマット(0x05)

REGISTER DESCRIPTION	REGISTER DATA							
	D7	D6	D5	D4	D3	D2	D1	D0
	ENABLE	AUTOREPEAT RATE			AUTOREPEAT DELAY			
Autorepeat is disabled	0	X	X	X	X	X	X	X
Autorepeat is enabled	1	AUTOREPEAT RATE			AUTOREPEAT DELAY			
Key-switch autorepeat delay is 8 debounce cycles	1	X	X	X	0	0	0	0
Key-switch autorepeat delay is 16 debounce cycles	1	X	X	X	0	0	0	1
Key-switch autorepeat delay is 24 debounce cycles	1	X	X	X	0	0	1	0
...								
Key-switch autorepeat delay is 112 debounce cycles	1	X	X	X	1	1	0	1
Key-switch autorepeat delay is 120 debounce cycles	1	X	X	X	1	1	1	0
Key-switch autorepeat delay is 128 debounce cycles	1	X	X	X	1	1	1	1
Key-switch autorepeat frequency is 4 debounce cycles	1	0	0	0	X	X	X	X
Key-switch autorepeat frequency is 8 debounce cycles	1	0	0	1	X	X	X	X
Key-switch autorepeat frequency is 12 debounce cycles	1	0	1	0	X	X	X	X
...								
Key switch autorepeat frequency is 32 debounce cycles	1	1	1	1	X	X	X	X
Power-up default setting	0	0	0	0	0	0	0	0

2線式インタフェース、 低EMIキースイッチコントローラ/GPO

押されるキーの数に関係なく、1つのオートリピートコードのみがFIFOに入ります。オートリピートコードは、別のキーイベントが記録されるまで、ビットD4~D1によって設定された周波数でFIFOに引き続き入っています。キー開放イベントに続き、任意のキーがまだ押されている場合、MAX7359はオートリピートシーケンスを再開します。

オートスリープレジスタ(0x06)

オートスリープによって、MAX7359は最小電流を消費するスリープモードに移行します。イネーブルの場合、MAX7359は、オートスリープ時に何もキーが押されないと、スリープモードに入ります(表9)。

スリープモード

スリープモードでは、MAX7359は最小限の電流しか消費しません。スイッチマトリックスの電流ソースは、オフにされ、V_{CC}にプルアップされます。設定レジスタ(0x01)のD7に0を書き込むと、デバイスはスリープモードに移行します。MAX7359は、オートウェイクにプログラミングされている場合、D7に1を書き込むか、またはキー押下があると、スリープモードから抜け出すことができます。設定レジスタのビットD7は、スリープモードの状態を提供し、随時読み取ることができます。FIFOデータはスリープモード時でも保持されます。

オートウェイク

キー押下は、オートウェイクを開始し、MAX7359は動作モードに移行します。MAX7359をオートウェイクさせるキー押下は消失しません。MAX7359がスリープモードのときにキーが押されると、スイッチマトリックスの電流ソースを含むすべてのアナログ回路構成が、2ms後にオンになります。この初期キーは、FIFOに保存されるためには、2msおよびデバウンス時間の間、押されている必要があります。オートウェイクは、設定レジスタ(0x01)のD1に0を書き込むと、ディセーブルにすることができます。

シリアルインタフェース

図1は、2線式シリアルインタフェースのタイミングの詳細を示しています。

シリアルアドレス指定

MAX7359は、I²C対応の2線式インタフェースを通じてデータを送受信するスレーブとして動作します。インタフェースは、シリアルデータライン(SDA)とシリアルクロックライン(SCL)を使って、マスタとスレーブ間の双方向通信を達成します。マスタ(通常はマイクロコントローラ)は、MAX7359との間ですべてのデータ転送を開始し、データ転送を同期化するSCLクロックを生成します。

MAX7359のSDAラインは、入力とオープンドレイン出力の両方として動作します。SDAには、4.7kΩ (typ)のプルアップ抵抗が必要です。MAX7359のSCLラインは、入力としてのみ動作します。2線式インタフェースに複数のマスタが存在するか、またはシングルマスタシステム内のマスタがオープンドレインSCL出力を備えている場合は、SCLにはプルアップ抵抗が必要です。

各転送は、START (S)状態(図2)、それに後続するMAX7359の7ビットスレーブアドレスおよびR/Wビット、1レジスタアドレスバイト、1つまたは複数のデータバイト、最後にSTOP (P)状態で構成されています。

STARTおよびSTOP状態

インタフェースがビジーでない場合、SCLとSDAはともにハイ状態を維持します。SCLがハイの間に、マスタはSDAをハイからローに遷移させて、START状態で転送開始を通知します。マスタはスレーブとの通信を終了すると、SCLがハイの間に、SDAをローからハイに遷移させて、STOP状態を発行します。このとき、バスは他の転送に対してフリー状態です。

ビット転送

1つのデータビットが、各クロックパルス間に転送されます(図3)。SDA上のデータは、SCLがハイの間、安定を維持する必要があります。

表9. オートスリープレジスタフォーマット(0x06)

REGISTER	REGISTER DATA							
	RESERVED					AUTOSHUTDOWN TIME		
	D7	D6	D5	D4	D3	D2	D1	D0
No Autosleep	0	0	0	0	0	0	0	0
Autosleep for (ms)								
8192	0	0	0	0	0	0	0	1
4096	0	0	0	0	0	0	1	0
2048	0	0	0	0	0	0	1	1
1024	0	0	0	0	0	1	0	0
512	0	0	0	0	0	1	0	1
256	0	0	0	0	0	1	1	0
256	0	0	0	0	0	1	1	1
Power-up default settings	0	0	0	0	0	1	1	1

2線式インタフェース、 低EMIキースイッチコントローラ/GPO

MAX7359




図1. 2線式シリアルインタフェースタイミング詳細




図2. STARTおよびSTOP状態




図3. ビット転送

2線式インタフェース、 低EMIキースイッチコントローラ/GPO

確認応答

確認応答ビットは、クロック制御された第9ビットであり(図4)、受信側はこのビットを使って各データバイトの受信をハンドシェイクします。このため、転送される各バイトには、実質的に9ビットが必要です。マスタは、第9クロックパルスを生成し、受信側は確認応答クロックパルス時にSDAをプルダウンします。このため、クロックパルスがハイの間は、SDAラインはローで安定しています。マスタがMAX7359に送信している場合は、MAX7359が受信側であるため、MAX7359が確認応答ビットを生成します。MAX7359がマスタに送信している場合は、マスタが受信側であるため、マスタが確認応答ビットを生成します。

スレーブアドレス

MAX7359は、1個の7ビット長のスレーブアドレスを備えています(図5)。7ビットスレーブアドレスの後に続くビットは、R/Wビットで、このビットは書き込みコマンドの場合はロー、読取りコマンドの場合はハイです。

MAX7359のスレーブアドレスの先頭の4ビット(MSB)は、常に0111です。スレーブアドレスビットA3、A2、およびA1は、デバイスアドレス入力AD0の状態に対応し、A0はR/Wビットに対応します(表10のマトリックスを参照)。AD0入力は、GND、V_{CC}、SDAまたはSCLの4つの信号のいずれかに接続することができ、4つのスレーブアドレスペアが可能で、最大4つのMAX7359デバイスがバスを共用することができます。SDAとSCLが動的信号であるため、細心の注意で、SDA端子とSCL端子に信号が生じると同時にAD0が遷移するようにします。

MAX7359は、バスを常時監視し、START状態とその後続くスレーブアドレスを待機します。MAX7359がスレーブアドレスを確認すると、確認応答してから、通信の継続に対応します。

バスタイムアウト

MAX7359は、2線式シリアルインタフェース上に20msの最短バスタイムアウトを備えています。これは主に、シリアル処理の完了前に、SCLが何らかの理由でハングした場合に、MAX7359が読取り処理中にSDA I/Oをローに保持することを防止するためです。バスタイムアウトは、SCLローが20msを超えた場合に、MAX7359に読取りまたは書き込みのシリアル処理を内部で終了させるように動作します。バスタイムアウトの後、MAX7359は、連続転送に回答する前に、有効なSTART状態になるのを待ちます。この機能は、設定レジスタに書き込むことによって、ユーザ制御のもとでイネーブルまたはディセーブルにすることができます(表4)。

表10. 2線式インタフェースのアドレスマップ

PIN ADO	DEVICE ADDRESS							
	A7	A6	A5	A4	A3	A2	A1	A0
GND	0	1	1	1	0	0	0	R/W
V _{CC}	0	1	1	1	0	1	0	R/W
SDA	0	1	1	1	1	0	0	R/W
SCL	0	1	1	1	1	1	0	R/W




図4. 確認応答




図5. スレーブアドレス

2線式インタフェース、 低EMIキースイッチコントローラ/GPO




図6. 受信コマンドバイト




図7. 受信コマンドおよびシングルデータバイト

キースキャンコントローラの手書き用 メッセージフォーマット

MAX7359への書き込みは、ゼロに設定されたR/Wビットとその後に最低1バイトの情報が続くスレーブアドレスの転送で構成されます。情報の先頭バイトは、コマンドバイトです。コマンドバイトは、次のバイトが受信された場合に、書き込まれるMAX7359のレジスタを決定します。コマンドバイトの受信後に、STOP状態が検出された場合、MAX7359はコマンドバイトの保存以外のアクション(図6)を取りません。

コマンドバイトの後に受信される任意のバイトは、データバイトです。第1データバイトは、コマンドバイトによって選択されたMAX7359の内部レジスタに移動します(図7)。

STOP状態の検出前に、複数のデータバイトが転送される場合、これらのバイトは通常、連続するMAX7359の内部レジスタ(表7)に保存されます。これは、コマンドバイトアドレスは通常、自動インクリメントするためです(表11)。

キースキャンコントローラの手書き用 メッセージフォーマット

MAX7359は、保存されたコマンドバイトが書き込み用アドレスポインタとして使用されるのと同様に、MAX7359の内部保存されたコマンドバイトを読み取り用アドレスポインタとして使用します。ポインタは通常、各データバイトが書き込みと同じルールを使用して読み取られると、自動インクリメントします(表11)。このため、書き込みを実行してMAX7359のコマンドを

表11. 自動インクリメントルール

REGISTER FUNCTION	ADDRESS CODE (hex)	AUTOINCREMENT ADDRESS (hex)
Keys FIFO	0x00	0x00
Autoshutdown	0x06	0x00
All other	0x01 thru 0x05	Addr + 0x01

まず設定することによって、読み取りが開始されます(図6)。これで、先頭のデータバイトは初期化されたコマンドバイトによってアドレス指定されたレジスタから読み取られ、マスタはMAX7359からn個の連続バイトを読み取ることができます。リードアフターライト検証を実行する際には、コマンドバイトのアドレスを必ずリセットしてください。これは、保存されたコマンドバイトアドレスが通常、書き込み後に自動インクリメントされるためです(図8、表11)。

複数マスタでの動作

MAX7359が複数のマスタと2線式インタフェースで動作する場合、MAX7359を読み取るマスタは、MAX7359のアドレスポインタを設定する書き込みと、データをその場所から取り出す読み取りの間で起動を繰り返す必要があります。これは、マスタ1がMAX7359のアドレスポインタを設定した後で、かつマスタ1がデータを読み取る前に、マスタ2がバスを占有することが可能であるためです。マスタ2がその後、MAX7359のアドレスポインタをリセットする場合は、マスタ1の読み取りは予期しない場所から行われることもあります。

2線式インタフェース、 低EMIキースイッチコントローラ/GPO




図8. Nデータバイト受信

コマンドアドレスの自動インクリメント

アドレスの自動インクリメントによって、MAX7359は、コマンドアドレスに必要な送信回数を最小限に抑えて、より少ない転送回数で設定することができます。MAX7359に保存されたコマンドアドレスは通常、各データバイトの書き込みまたは読み取り後にインクリメントします(表11)。自動インクリメントはマルチバースト読み取りまたは書き込みを行う場合にのみ機能します。

アプリケーション情報

ゴーストキーの排除

ゴーストキーは、キースイッチマトリックスに内在する現象です。マトリックス矩形の隅に位置する3個のスイッチが同時に押されると、矩形の最後に残った隅にあるスイッチ(ゴーストキー)も押されたように見えます。これは、ゴーストキースイッチの両サイドの電位が他の3つの接続によって同一になり、このスイッチが他の3つのスイッチの組合せによって電気的に短絡されるために発生します(図9)。このキーが電気的に押されたように見えるため、4つのキーのいずれかがゴーストキーであるかを検出することはできません。

MAX7359は、4番目のゴーストキーを発生させるすべての3個のキー組合せを検出し、ゴーストキーイベントを発生させる3番目のキーを通知しない独自の方式を採用しています。これは、ゴーストキーは通知されませんが、同時に押された場合に3個のキーの大多数の組合せが実際には無視されることを意味します。3個のキーの組合せ(<Ctrl><Alt>など)が必要なアプリケーションでは、3個のキーが矩形の頂点を定義する位置に配線されないようにする必要があります(図10)。キーがゴーストキーイベントを発生させず、FIFOがフルでない限り、同時に押すことができるキーの数には制限がありません。

低EMI動作

MAX7359は、2つの方式を使って、キースイッチ配線からのEMI放射を最小限に抑制します。第1に、スリープモードでない場合、スイッチマトリックスの両極端の電圧は、電源電圧 V_{CC} に関係なく、0.55Vを上回りません。これによって、スイッチが0.55V (max)まで押されると、任意のノードにおいて電圧振幅が低減されます。第2に、

キーはダイナミックにスキャンされません。ダイナミックスキャンの場合、キースイッチ配線は連続的に干渉を放射します。代わりに、キーは電流消費を監視され(押された場合にのみ発生)、デバウンス回路は1個または複数のキーが実際に押された場合にのみ動作します。

電源について

MAX7359は、+1.62V~+3.6Vの電源電圧で動作します。デバイスにできる限り近接して0.047 μ F以上のセラミックコンデンサで、電源をGNDにバイパスします。

スイッチのオン抵抗

MAX7359は、キースイッチと、最大5k Ω の適切なCOLxおよびROWxとのスイッチ配線において抵抗に敏感でないように設計されています。このため、これらのコントローラは、低コストの薄膜および導電性カーボンスイッチに対応しています。

ポート容量

キースキャン中、スイッチの閉まるポイントでは放電と充電のプロセスがあります。各個別のキー検出に割り当てられた時間よりも短い時間で充電時間を制限するために、2つのキーが同時に押下されることのあるアプリケーションでは、各ポートでの外部容量が、ESD保護ダイオードを備えたポートを含めて、100pF以下である必要があります。これが当てはまるのは、押下される2つのキーが同じコラムポートを共有するときのみです。同時に押下されたキーが同じコラムポートを共有していない場合は、許容される外部容量は160pFまで緩和させることができます。

ソフトウェアリセット

キー検出制御のためのシーケンスマシンは、ソフトウェアで実装可能なI²Cコマンドを使用してリセットすることができます。通常動作モードのとき、設定レジスタ0x01のビットD7は1です。MAX7359のキー検出シーケンスマシンをソフトウェアでリセットするには、2つのI²Cコマンドを送信し、D7ビットをそれぞれ0にしてから、その後1に設定してください。

2線式インタフェース、 低EMIキースイッチコントローラ/GPO




図9. ゴーストキー現象





図10. 有効な3個のキーの組合せ


標準アプリケーション回路(続き)



2線式インタフェース、 低EMIキースイッチコントローラ/GPO

MAX7359

ピン配置(続き)



チップ情報

PROCESS: BiCMOS

パッケージ

最新のパッケージ図面情報とランドパターンは、
japan.maxim-ic.com/packagesを参照してください。

パッケージタイプ	パッケージコード	ドキュメントNo.
24 TQFN-EP	T243A3+1	21-0188
25 WLP	W252F2+1	21-0453

2線式インタフェース、 低EMIキースイッチコントローラ/GPO

改訂履歴

版数	改訂日	説明	改訂ページ
0	7/07	初版	—
1	4/08	表10のA1に対応するSCLデバイスアドレスを変更	15
2	2/09	「アプリケーション情報」の項に「ポート容量」と「ソフトウェアリセット」の項を追加	17
3	8/09	WLPパッケージ情報を追加	1, 2, 3, 19

マキシム・ジャパン株式会社

〒169-0051東京都新宿区西早稲田3-30-16(ホリゾン1ビル)
TEL. (03)3232-6141 FAX. (03)3232-6149

Maximは完全にMaxim製品に組み込まれた回路以外の回路の使用について一切責任を負いかねます。回路特許ライセンスは明言されていません。Maximは随時予告なく回路及び仕様を変更する権利を留保します。

20 _____ **Maxim Integrated Products, 120 San Gabriel Drive, Sunnyvale, CA 94086 408-737-7600**