

## 不揮発性クワッド8ビットDAC

### 概要

MAX5105/MAX5106は、+2.7V~+5.5V単一電源で動作する不揮発性クワッド8ビットデジタルアナログコンバータ(DAC)です。電源が除去されても、内部EEPROMがDACの状態を保存します。これらの不揮発性レジスタのデータは、DACの出力と動作状態をパワーアップ時に自動的に初期化します。高精度内部バッファはレルトウレイル®スイングです。リファレンス入力範囲はグラウンドと正電源電圧の両方を含みます。

MAX5105/MAX5106は、DAC出力をそれぞれのREFL\_電圧に駆動するミュート状態及びソフトウェア制御の10 $\mu$ Aシャットダウンモードを備えています。MAX5105は非同期MUTE入力及び不揮発性メモリの状態を表示するRDY/BSY出力を備えています。

MAX5105は20ピンQSOPおよび20ピンWide SOPパッケージ、MAX5106は16ピンQSOPパッケージで提供されています。

### アプリケーション

デジタル利得及びオフセット調節  
設定可能なアッテネータ  
ポータブル機器  
パワーアンプのバイアス制御


*Functional Diagram appears at end of data sheet.*

レルトウレイルは日本モトローラの商標です。

SPI及びQSPIはMotorola, Inc.の商標です。

MICROWIREはNational Semiconductor Corp.の商標です。

### 配置



### 特長

- ◆ オンチップEEPROMにDACの状態を保存
- ◆ パワーオンリセット初期化で全てのレジスタを予め保存された状態に復帰
- ◆ 単一電源動作：+2.7V~+5.5V
- ◆ 独立のハイ及びローリファレンス入力を備えた4つの8ビットDAC(MAX5105)
- ◆ リファレンス入力範囲：グラウンド~V<sub>DD</sub>
- ◆ レルトウレイル出力バッファ
- ◆ 低消費電流：1mA
- ◆ 低電力10 $\mu$ A(max)シャットダウンモード
- ◆ パッケージ：小型20又は16ピンQSOP
- ◆ シリアルインタフェース：  
SPI™/QSPI™/MICROWIRE™コンパチブル
- ◆ 非同期MUTE入力(MAX5105)
- ◆ RDY/BSYピンでメモリ状態を表示(MAX5105)
- ◆ 広動作温度範囲：-45°C~+85°C

### 型番

PART	TEMP. RANGE	PIN-PACKAGE
MAX5105EEP	-40°C to +85°C	20 QSOP
MAX5105EWP	-40°C to +85°C	20 SOIC
MAX5106EEE	-40°C to +85°C	16 QSOP

# 不揮発性クワッド8ビットDAC

MAX5105/MAX5106

## ABSOLUTE MAXIMUM RATINGS

V<sub>DD</sub>, DIN,  $\overline{\text{CS}}$ , CLK, MUTE to GND .....-0.3V, +6V  
 DOUT, REFH<sub>-</sub>, REFL<sub>-</sub>, RDY/BSY,  
 OUT<sub>-</sub> to GND .....-0.3V to (V<sub>DD</sub> + 0.3V)  
 Maximum Current into Any Pin .....±50mA  
 Continuous Power Dissipation (T<sub>A</sub> = +70°C)  
 16-Pin QSOP (derate 8.3mW/°C above +70°C).....666.7mW  
 20-Pin QSOP (derate 9.1mW/°C above +70°C).....727.3mW  
 20-Pin SOIC (derate 10mW/°C above +70°C) .....800mW

Operating Temperature Range  
 MAX510<sub>-</sub> .....-40°C to +85°C  
 Storage Temperature Range .....-65°C to +150°C  
 Junction Temperature .....+150°C  
 Lead Temperature (soldering, 10s) .....+300°C

Stresses beyond those listed under "Absolute Maximum Ratings" may cause permanent damage to the device. These are stress ratings only, and functional operation of the device at these or any other conditions beyond those indicated in the operational sections of the specifications is not implied. Exposure to absolute maximum rating conditions for extended periods may affect device reliability.

## ELECTRICAL CHARACTERISTICS

(V<sub>DD</sub> = V<sub>REFH<sub>-</sub></sub> = +2.7V to +5.5V, GND = V<sub>REFL<sub>-</sub></sub> = 0, C<sub>L</sub> = 100pF, T<sub>A</sub> = T<sub>MIN</sub> to T<sub>MAX</sub>, unless otherwise noted. Typical values are at V<sub>DD</sub> = +3V and T<sub>A</sub> = +25°C.)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
<b>STATIC ACCURACY</b>						
Resolution			8			Bits
Integral Nonlinearity	INL	Code range 10hex to F0hex, I <sub>LOAD</sub> = 50μA			±1	LSB
		Full code range, I <sub>LOAD</sub> = 50μA			±2	
Differential Nonlinearity (Note 1)	DNL	Code range 10hex to F0hex, I <sub>LOAD</sub> = 50μA			±0.5	LSB
		Full code range, I <sub>LOAD</sub> = 50μA			±1	
Zero-Code Error	ZCE	Code = 0Ahex			±20	mV
Zero-Code Temperature Coefficient		Code = 0Ahex		±20		μV/°C
Gain Error (Note 2)		Code = F0hex			±1	LSB
Gain Error Temperature Coefficient		Code = F0hex		±0.002		LSB/°C
Power-Supply Rejection Ratio	PSRR	Code = 0Ahex and FFhex, V <sub>DD</sub> = 2.7V to 5.5V, V <sub>REFH<sub>-</sub></sub> = 2.5V, V <sub>REFL<sub>-</sub></sub> = 0, I <sub>LOAD</sub> = 50μA			±1	LSB/V
<b>REFERENCE INPUT</b>						
Reference Input Voltage Range	V <sub>REFH<sub>-</sub></sub> , V <sub>REFL<sub>-</sub></sub>		0		V <sub>DD</sub>	V
Input Resistance			92	256	413	kΩ
Input Resistance Matching				±0.2	±1	%
Input Capacitance				10		pF
<b>DAC OUTPUTS</b>						
Output Voltage Range		N = input code, I <sub>LOAD</sub> = 0			(V <sub>REFH<sub>-</sub></sub> - V <sub>REFL<sub>-</sub></sub> ) x (N/256) + V <sub>REFL<sub>-</sub></sub>	V

# 不揮発性クワッド8ビットDAC

MAX5105/MAX5106

## ELECTRICAL CHARACTERISTICS (continued)

( $V_{DD} = V_{REFH\_} = +2.7V$  to  $+5.5V$ ,  $GND = V_{REFL\_} = 0$ ,  $C_L = 100pF$ ,  $T_A = T_{MIN}$  to  $T_{MAX}$ , unless otherwise noted. Typical values are at  $V_{DD} = +3V$  and  $T_A = +25^{\circ}C$ .)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
Output Current (Note 3)		$\Delta V_{OUT\_} < 1LSB$		$\pm 1.0$		mA
Amplifier Output Resistance (Note 3)				3		$\Omega$
<b>DIGITAL INPUTS</b>						
Input High Voltage	$V_{IH}$		$0.7 \times V_{DD}$			V
Input Low Voltage	$V_{IL}$				0.8	V
Input Current	$I_{IN}$	$V_{IN} = 0$ or $V_{DD}$			$\pm 10$	$\mu A$
Input Capacitance	$C_{IN}$			10		pF
<b>DIGITAL OUTPUTS</b>						
Output High Voltage	$V_{OH}$	$I_{SOURCE} = 0.4mA$	$V_{DD} - 0.3$			V
Output Low Voltage	$V_{OL}$	$I_{SINK} = 1mA$			0.4	V
Three-State Leakage Current	$I_{LEAK}$				$\pm 10$	$\mu A$
Three-State Output Capacitance	$C_{OUT}$			15		pF
<b>DYNAMIC PERFORMANCE</b>						
CLK to OUT_ Settling Time (Note 4)	$t_{COS}$			6		$\mu s$
Channel-to-Channel Crosstalk (Note 5)		$V_{DD} = +5V$ , code = Ffhex, $V_{REFH\_} = 2.5Vp-p$ at 10kHz		85		dB
Signal to Noise Plus Distortion	SINAD	$V_{DD} = +5V$ , code = FFhex	$V_{REFH\_} = 2.5Vp-p$ at 1kHz	58		dB
			$V_{REFH\_} = 2.5Vp-p$ at 10kHz	56		
Multiplying Bandwidth		$V_{REFH\_} = 0.5Vp-p$ , 3dB bandwidth		250		kHz
Reference Feedthrough		$V_{DD} = +5V$ , code = 00hex, $V_{REFH\_} = 2.5Vp-p$ at 1kHz		86		dB
Clock Feedthrough				4		nV - s
DAC Output White Noise				75		$nV/\sqrt{Hz}$
Shutdown Recovery Time	$t_{SDR}$			7		$\mu s$
Time to Shutdown	$t_{SHDN}$			2		$\mu s$
<b>POWER SUPPLIES</b>						
Supply Voltage	$V_{DD}$		2.7		5.5	V
Supply Current	$I_{DD}$	$I_{LOAD} = 0$ , digital inputs at GND or $V_{DD}$		0.8	1.0	mA
		During nonvolatile write operation		20		
Shutdown Current				0.5	10	$\mu A$

# 不揮発性クワッド8ビットDAC

MAX5105/MAX5106

## ELECTRICAL CHARACTERISTICS (continued)

( $V_{DD} = V_{REFH} = +2.7V$  to  $+5.5V$ ,  $GND = V_{REFL} = 0$ ,  $C_L = 100pF$ ,  $T_A = T_{MIN}$  to  $T_{MAX}$ , unless otherwise noted. Typical values are at  $V_{DD} = +3V$  and  $T_A = +25^{\circ}C$ .)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
<b>DIGITAL TIMING</b>						
CLK Period	t <sub>CP</sub>		1			μs
CLK High Time	t <sub>CH</sub>		300			ns
CLK Low Time	t <sub>CL</sub>		300			ns
$\overline{CS}$ High Time	t <sub>CSHT</sub>		150			ns
$\overline{CS}$ Setup Time	t <sub>CSS</sub>		100			ns
$\overline{CS}$ Hold Time	t <sub>CSH</sub>		0			ns
DIN Setup Time	t <sub>DS</sub>		100			ns
DIN Hold Time	t <sub>DH</sub>		0			ns
CLK to DOUT Valid Time	t <sub>CDV</sub>	C <sub>LOAD</sub> = 100pF			1	μs
CLK to DOUT Propagation Delay	t <sub>CD</sub>	C <sub>LOAD</sub> = 100pF			1	μs
DOUT Disable Time	t <sub>CSD</sub>	C <sub>LOAD</sub> = 100pF			250	ns
Nonvolatile Store Time	t <sub>BUSY</sub>				13	ms
<b>NONVOLATILE MEMORY RELIABILITY</b>						
Data Retention		MIL STD-883 Test Method 1008		100		Years
Endurance		MIL STD-883 Test Method 1033		100,000		Stores

**Note 1:** Guaranteed monotonic.

**Note 2:** Gain error is:  $[100 \times (V_{F0(MEAS)} - ZCE - V_{F0(IDEAL)})/V_{REFH}]$ ; where  $V_{F0(MEAS)}$  is the DAC output voltage with input code F0hex.  $V_{F0(IDEAL)}$  is the ideal DAC output voltage with input code F0hex (i.e.,  $(V_{REFH} - V_{REFL}) \times 240/256 + V_{REFL}$ ).

**Note 3:** In the voltage range,  $0.5V < V_{OUT} < V_{DD} - 0.5V$ .

**Note 4:** Output settling time is measured from the 50% point of the rising edge of last CLK to 1/2LSB of  $V_{OUT}$ 's final value for a code transition from 10hex to F0hex. See Figure 4.










**Note 5:** Channel-to-channel crosstalk is defined as the coupling from one driven reference with input code = FFhex to any other DAC output with the reference of that DAC at a constant value and input code = 00hex.

# 不揮発性クワッド8ビットDAC

MAX5105/MAX5106

## 標準動作特性

( $R_L = \infty$ , code = FFhex,  $V_{REFL-} = GND$ ,  $T_A = +25^\circ C$ , unless otherwise noted.)












# 不揮発性クワッド8ビットDAC

MAX5105/MAX5106

## 標準動作特性(続き)





( $R_L = \infty$ , code = FFhex,  $V_{REFL-} = GND$ ,  $T_A = +25^\circ C$ , unless otherwise noted.)



# 不揮発性クワッド8ビットDAC

## 標準動作特性(続き)

( $R_L = \infty$ , code = FFhex,  $V_{REFL} = GND$ ,  $T_A = +25^\circ C$ , unless otherwise noted.)



# 不揮発性クワッド8ビットDAC

MAX5105/MAX5106

## 端子説明

端子		名称	機能
MAX5105	MAX5106		
1	1	REFH1	DAC1ハイリファレンス入力
2	2	REFH0	DAC0ハイリファレンス入力
3	3	V <sub>DD</sub>	正電源電圧
4	—	RDY/BSY	レディ/ビジー・オープンドレイン出力。不揮発性メモリの状態を表示します。RDY/BSYとV <sub>DD</sub> の間に100kΩのプルアップ抵抗を接続して下さい。
5	4	CLK	シリアルクロック入力
6	5	$\overline{CS}$	チップセレクト入力
7	6	DIN	シリアルデータ入力
8	7	DOUT	シリアルデータ出力
9	—	MUTE	ミュート入力。全てのDAC出力をそれぞれのREFL_電圧に駆動します。
10	8	GND	グラウンド。MAX5106のREFL2及びREFL3の役割を果たします。
11	9	REFL0	DAC0ローリファレンス入力
12	10	REFL1	DAC1ローリファレンス入力
13	—	REFL2	DAC2ローリファレンス入力
14	—	REFL3	DAC3ローリファレンス入力
15	11	OUT3	DAC3出力
16	12	OUT2	DAC2出力
17	13	OUT1	DAC1出力
18	14	OUT0	DAC0出力
19	15	REFH3	DAC3ハイリファレンス入力
20	16	REFH2	DAC2ハイリファレンス入力

## 詳細

MAX5105/MAX5106は、パワーアップ時の初期化用にDACの状態を保存する不揮発性EEPROMを内蔵したクワッド8ビットDACです。これらのデバイスは、4つのレジスタストリングDAC、4つのレイルトゥレイルバッファ、1つの14ビットシフトレジスタ、発振器、パワーオンリセット(POR)回路、揮発性及び不揮発性メモリレジスタを5つずつ備えています(ファンクションダイアグラム)。シフトレジスタは制御及びアドレスビットをデコードし、そのデータを適切なメモリレジスタに送ります。データは、選択された揮発性レジスタに書込んで直ちにDAC出力を更新するか、あるいは選択

された不揮発性レジスタに書込んで保存することができます。

5つの揮発性レジスタは、本デバイスがイネーブルされており電源が供給されている限りデータを保持します。電源が除去されるか、あるいはデバイスがシャットダウンすると、揮発性レジスタはクリアされます。不揮発性レジスタは電源が除去された後もデータを保持します。POR回路と内部発振器は、パワーアップ時に不揮発性レジスタから揮発性レジスタへのデータ転送を制御します。これにより、デバイスはスタートアップ時に自動的に初期化されます。不揮発性レジスタのデータはDOUTを通じて読取ることができます。



表1. ミュート/シャットダウンレジスタのマッピング

Bit in Register	D7 (MSB)	D6	D5	D4	D3	D2	D1	D0 (LSB)
Controlling Function	Mute DAC3	Mute DAC2	Mute DAC1	Mute DAC0	Shutdown DAC3	Shutdown DAC2	Shutdown DAC1	Shutdown DAC0




図1. DACの簡略回路図

## DACの動作

MAX5105/MAX5106のDACはマトリクスデコーディング構造を採用しているため、システム全体の電力が節約されます。マトリクス状に配置された抵抗ストリングは、外部リファレンス電圧 $V_{REFH}$ と $V_{REFL}$ の差を分割します。行及び列デコーダはレジスタストリングから適当なタブを選択し、必要なアナログ電圧を提供します。この抵抗ストリングは、コードに依存しない入力インピーダンスをリファレンスに対して示し、単調な出力を保証します。図1に4つのDACのうちの1つの簡略回路図を示します。

## 出力バッファアンプ

MAX5105/MAX5106のアナログ出力は、スルーレートが約 $0.5V/\mu s$ の高精度ユニティゲインフォロワによって内部でバッファされています。この出力は $GND \sim V_{DD}$ の範囲でスイングできます。出力が $V_{REFL}$ から $V_{REFH}$  (あるいは $V_{REFH}$ から $V_{REFL}$ )に遷移する場合、アンプ出力の $\pm 1/2LSB$ までのセトリング時間は $6\mu s$ (typ)です (負荷は $10k\Omega/100pF$ 並列)。

ソフトウェアミュート/シャットダウンコマンドは、各出力を互いに独立にそれぞれのREFL\_電圧(ミュート)又はハイインピーダンス状態(シャットダウン)に駆動します。4つのDAC全てをシャットダウンにすると、消費

電流が $10\mu A$ (max)に減少します。MAX5105は非同期MUTE入力も備えており、全てのDAC出力をそれぞれのREFL\_電圧に同時に駆動します。

## 内部EEPROM

MAX5105/MAX5106の内部EEPROMは5つの不揮発性レジスタから成っています。これらのレジスタは、デバイスがパワーダウンした後でDACの出力及び動作状態を保存します。4つのレジスタは各DACのデータを保存し、残りの1つはデバイスのミュート及びシャットダウン状態を保存します。

## DACレジスタ

MAX5105/MAX5106は8つ(揮発性4つ及び不揮発性4つ)の8ビットDACレジスタを備えています。4つの揮発性DACレジスタは各DACの電流値を保持します。これらのレジスタにデータを書込む方法には、DINから直接書込む方法とそれぞれ対応する不揮発性レジスタからロードする方法の2つがあります(「シリアル入力データフォーマット及び制御コード」を参照)。これらのレジスタはデバイスがシャットダウンした時、又は電源が除去された時にクリアされます。

4つの不揮発性レジスタは、電源が除去された後もDAC値を保持します。保存されたデータにアクセスする方法には、データを揮発性レジスタに転送して対応するDAC出力を更新する方法とDOUTを通じてデータを読取る方法の2つがあります(「シリアル入力データフォーマット及び制御コード」を参照)。パワーアップ時に、本デバイスは不揮発性レジスタに保存されているデータを用いて自動的に初期化されます。

## ミュート/シャットダウンレジスタ

MAX5105/MAX5106は、各DACの動作状態を保存する2つの8ビットミュート/シャットダウンレジスタを備えています。4つのMSBがミュート状態を保持し、4つのLSBがシャットダウン状態を保持します(表1)。揮発性レジスタは各DACの現在のミュート/シャットダウン状態を保持します。DACレジスタの場合と同様、不揮発性ミュート/シャットダウンレジスタはデバイスがパワーダウンされた後もデータを保持し、その内容はDOUTで読取ることができます。揮発性レジスタはパワーアップ時に不揮発性データによって初期化され、DIN又は不揮発性レジスタによってロードすることが可能です(「シリアル入力データフォーマット及び制御コード」を参照)。

# 不揮発性クワッド8ビットDAC

MAX5105/MAX5106

表2. シリアルインタフェースのプログラミングコマンド

14-BIT SERIAL WORD							FUNCTION
START	C1	C0	A2	A1	A0	D7–D0	
1	0	0	0	0	0	8-bit DAC data	Write DAC data to DAC0 nonvolatile register. Output remains unchanged.
1	0	0	0	0	1	8-bit DAC data	Write DAC data to DAC1 nonvolatile register. Output remains unchanged.
1	0	0	0	1	0	8-bit DAC data	Write DAC data to DAC2 nonvolatile register. Output remains unchanged.
1	0	0	0	1	1	8-bit DAC data	Write DAC data to DAC3 nonvolatile register. Output remains unchanged.
1	0	0	1	0	0	8-bit DAC data	Write shutdown and mute states to nonvolatile register. A 1 in bits D7–D4 mutes the respective DAC; a 1 in bits D3–D0 shuts down the respective DAC (Table 1). Outputs remain unchanged.
1	0	1	0	0	0	8-bit DAC data	Write DAC data to DAC0 volatile register and update OUT0. All other DAC outputs remain unchanged.
1	0	1	0	0	1	8-bit DAC data	Write DAC data to DAC1 volatile register and update OUT1. All other DAC outputs remain unchanged.
1	0	1	0	1	0	8-bit DAC data	Write DAC data to DAC2 volatile register and update OUT2. All other DAC outputs remain unchanged.
1	0	1	0	1	1	8-bit DAC data	Write DAC data to DAC3 volatile register and update OUT3. All other DAC outputs remain unchanged.
1	0	1	1	0	0	8-bit DAC data	Write shutdown and mute states to volatile register. A 1 in bits D7–D4 mutes the respective DAC; a 1 in bits D3–D0 shuts down the respective DAC (Table 1). DAC outputs updated to their respective mute/shutdown states.
1	1	0	0	0	0	XXXXXXXX	Read DAC0 nonvolatile register. Contents of DAC0 nonvolatile register available on DOUT. D7–D0 are ignored, and all DAC outputs remain unchanged.
1	1	0	0	0	1	XXXXXXXX	Read DAC1 nonvolatile register. Contents of DAC1 nonvolatile register available on DOUT. D7–D0 are ignored, and all DAC outputs remain unchanged.
1	1	0	0	1	0	XXXXXXXX	Read DAC2 nonvolatile register. Contents of DAC2 nonvolatile register available on DOUT. D7–D0 are ignored, and all DAC outputs remain unchanged.
1	1	0	0	1	1	XXXXXXXX	Read DAC3 nonvolatile register. Contents of DAC3 nonvolatile register available on DOUT. D7–D0 are ignored, and all DAC outputs remain unchanged.
1	1	0	1	0	0	XXXXXXXX	Read mute/shutdown nonvolatile register. Contents of mute/shutdown nonvolatile register available on DOUT. D7–D0 are ignored, and all DAC outputs remain unchanged.

表2. シリアルインタフェースのプログラミングコマンド(続き)

14-BIT SERIAL WORD							FUNCTION
START	C1	C0	A2	A1	A0	D7-D0	
1	1	1	0	0	0	XXXXXXXX	Load DAC0 nonvolatile register. Contents of DAC0 nonvolatile register are loaded into the corresponding volatile register and OUT0 updated. D7-D0 are ignored, and all other DAC outputs remain unchanged.
1	1	1	0	0	1	XXXXXXXX	Load DAC1 nonvolatile register. Contents of DAC1 nonvolatile register are loaded into the corresponding volatile register and OUT1 updated. D7-D0 are ignored, and all other DAC outputs remain unchanged.
1	1	1	0	1	0	XXXXXXXX	Load DAC2 nonvolatile register. Contents of DAC2 nonvolatile register are loaded into the corresponding volatile register and OUT2 updated. D7-D0 are ignored, and all other DAC outputs remain unchanged.
1	1	1	0	1	1	XXXXXXXX	Load DAC3 nonvolatile register. Contents of DAC3 nonvolatile register are loaded into the corresponding volatile register and OUT3 updated. D7-D0 are ignored, and all other DAC outputs remain unchanged.
1	1	1	1	0	0	XXXXXXXX	Load mute/shutdown nonvolatile register. Contents of mute/shutdown nonvolatile register are loaded into the mute/shutdown volatile register, and all DACs are placed into their respective mute/shutdown states. D7-D0 are ignored.

## シリアルインタフェース

MAX5105/MAX5106は、同期フルデュープレックス3線インタフェースを通じてマイクロプロセッサ( $\mu$ P)と通信します(図2)。データはMSBを先頭にして送出され、単一の14ビットワードで送信されます。4線インタフェースの場合はRDY/BSY用のライン(MAX5105)が追加され、不揮発性メモリの状態を表示します。データの送受信は同時に行われます。

図3に、シリアルインタフェースのタイミングの詳細を示します。クロックを更新の合間に止める場合は、ローにする必要があることに注意して下さい。有効な読取りコマンドとアドレスがデバイスに書込まれるまで、DOUTはハイインピーダンスです。

シリアルデータはMSBを先頭にしたフォーマットで14ビットシフトレジスタに同期入力されます。この時、スタートビット、コンフィギュレーション及びアドレス情報が実際のDACデータに先行します。データは $\overline{CS}$ がローの場合にCLKの立上がりエッジで同期入力されます。

デバイスをイネーブルするには、 $\overline{CS}$ がローである必要があります。 $\overline{CS}$ がハイの場合、インタフェースはディセーブルされ、DOUTは不変のままに保持されます。最初のビットを正しく同期入力するためには、 $\overline{CS}$ がクロックパルスの最初の立上がりエッジの100ns前にはローになっている必要があります。 $\overline{CS}$ がローの状態に

あると、データは外部シリアルクロックの立上がりエッジでシフトレジスタに同期入力されます。

## シリアル入力データフォーマット及び制御コード

図4に示す14ビットシリアル入力フォーマットは、スタートビット1つ、制御ビット2つ(C0、C1)、アドレスビット3つ(A0、A1、A2)及びデータビット8つ(D7~D0)を含んでいます。表2に示すように、5ビットアドレス/制御コードによりDACが設定されます。

## 不揮発性保存コマンド

不揮発性保存コマンドは、選択された不揮発性DACレジスタに8ビットDACデータをロードするか、あるいはミュート/シャットダウン不揮発性レジスタにDACの動作状態をロードします。不揮発性保存コマンドはその時のDAC出力や動作状態には影響しません。制御及びアドレスビットが同期入力されると、RDY/BSY(MAX5105)はローになり、非揮発保存動作が完了するまでローに保持されます。MAX5106の場合は、デバイスに新しいワードを書込む前に最大13msの保存時間だけ待って下さい。RDY/BSY(MAX5105)がハイに戻るか、あるいは13msの保存時間(MAX5106)が経過するまでは、新しいデータをデバイスに書込まないで下さい。図5に不揮発性保存コマンドのタイミング図を示します。

# 不揮発性クワッド8ビットDAC

MAX5105/MAX5106




図2. 3線インタフェースのタイミング




図3. シリアルインタフェースの詳細タイミング図




図4. シリアル入力フォーマット

表3. 不揮発性保存コマンド

START	C1	C0	A2	A1	A0	D7	D6	D5	D4	D3	D2	D1	D0
1	0	0	Address			8-Bit Data							

表4. レジスタ書込みコマンド

START	C1	C0	A2	A1	A0	D7	D6	D5	D4	D3	D2	D1	D0
1	0	1	Address			8-Bit Data							

表5. 不揮発性読取りコマンド

START	C1	C0	A2	A1	A0	D7	D6	D5	D4	D3	D2	D1	D0
1	1	0	Address			Don't Care							

表6. 不揮発性ロードコマンド

START	C1	C0	A2	A1	A0	D7	D6	D5	D4	D3	D2	D1	D0
1	1	1	Address			Don't Care							

表7. ミュート/シャットダウンモード

START	C1	C0	A2	A1	A0	D7	D6	D5	D4	D3	D2	D1	D0
1	0	0	1	0	0	Mute/Shutdown State							




図5. 不揮発性保存コマンドのタイミング図

全てのDACがミュート又はシャットダウン状態の場合、不揮発性保存コマンドは無視されます。

## レジスタ書込みコマンド

このコマンドは、選択されたDACの揮発性レジスタにDACデータを直接ロードし、対応する出力をD0に対応

するCLKの立上がりエッジで更新します。A2をハイにセットすることにより、このコマンドを通じてミュート/シャットダウン揮発性レジスタにもアクセスすることができます。4つのMSB(D4~D7)のいずれかが1である場合、選択されたDACがミュートされます。4つのLSB(D3~D0)のいずれかが1である場合、選択された

# 不揮発性クワッド8ビットDAC

MAX5105/MAX5106




図6. レジスタ書き込みコマンドのタイミング図




図7. 不揮発性読取りコマンドのタイミング図

DACがディセーブルされます(表1)。DACの動作状態は、DOに対応するクロックの立上りエッジで変化します。レジスタ書き込みコマンドは、不揮発性メモリに保存されているデータには影響しません。図6にレジスタ書き込みコマンドのタイミング図を示します。

## 不揮発性読取りコマンド

不揮発性読取りコマンドにより、外部機器が選択された不揮発性レジスタのデータを利用できるようになります。

データは、A0の後の8クロックサイクルでDOUTに同期出力されます。 $\overline{CS}$ がハイになると、DOUTはハイインピーダンス状態に戻ります。このコマンドは、DAC出力、動作状態及び不揮発性レジスタの内容には影響しません。図7に不揮発性読取りコマンドのタイミング図を示します。RDY/BSYは読取りが行われている間ハイに保持されます。




図8. 不揮発性ロードコマンドのタイミング図




図9. 負オフセットの影響(単一電源)

## 不揮発性ロードコマンド

不揮発性ロードコマンドは、A0の後の8クロックサイクルの間に、選択された不揮発性レジスタの内容を対応する揮発性レジスタに書込みます。これにより、A0に対応するCLKの立上がりエッジでデバイスの動作状態が変更されるか、あるいは対応するDAC出力が更新されます。このコマンドは不揮発性レジスタ内のデータには影響しません。図8に不揮発性ロードコマンドのタイミング図を示します。RDY/BSYは揮発性レジスタへのロードが行われている間ハイに保持されます。

## ミュート/シャットダウンモード

MAX5105/MAX5106は、ソフトウェア制御のミュート及びシャットダウンモードを備えています。シャット

ダウンモードでは、DAC出力がハイインピーダンス状態となり、全てのDACがディセーブルされた状態で自己消費電流が10 $\mu$ A(max)に低減します。

ミュートは選択されたDAC出力を対応するREFL<sub>-</sub>電圧に駆動します。揮発性DACレジスタはデータを保持し、ミュートが除去されると出力は以前の状態に戻ります。MAX5105は全てのDACをミュートする非同期MUTE入力も備えています。

出力バッファは、適正なデータビット(D7~D0)に1を入れることにより個別にディセーブル/ミュートされます(表1)。

全てのDACがミュート又はシャットダウンされている場合、不揮発性保存コマンドは無視されます。ミュート/シャットダウン不揮発性レジスタを使用して全てのDACがミュート/シャットダウンされた場合は、レジスタ書込みコマンドを用いてデバイスの動作状態を変更して下さい。これを行うには、ミュート/シャットダウン揮発性レジスタの内容を変更するレジスタ書込みコマンドを実行します。これにより、不揮発性保存コマンドが再び認識されるようになります。

## パワーオンリセット

パワーオンリセット(POR)はMAX5105/MAX5106の初期化を制御します。この時、オンチップ発振器がイネーブルされ、EEPROMからのデータを揮発性DAC及びミュート/シャットダウンレジスタにロードするために使用されます。

# 不揮発性クワッド8ビットDAC

初期化には約80 $\mu$ sかかり、DACレジスタが最初にロードして、ミュート/シャットダウンレジスタが最後にロードします。この間、DAC出力はミュート状態に保持され、シリアルインタフェースはディセーブルされます。ミュート/シャットダウンレジスタがロードされると、DAC出力は保存されているデータ及び動作状態に更新され、シリアルインタフェースがイネーブルされます。

## アプリケーション情報

### DACの直線性及びオフセット電圧

出力バッファに負の入力オフセット電圧が入ることがあります。その場合出力は負になるはずですが、実際には負電源がないために出力はGNDに留まります(図9)。終点法を用いて直線性を決定する場合は、オフセットと利得エラーがキャリブレーションされた後でコード10(0Ahex)とフルスケールコード(FFhex)で測定されます。単一電源の場合、負のオフセットがあると、ゼロ付近の入力コード遷移に対して出力が変化しません(図9)。従って、正の出力を生成する最低のコードが低い方の終点になります。

### 外部電圧リファレンス

MAX5105/MAX5106は、各DACについて2つのリファレンス入力(REFL\_及びREFH\_)を備えています。REFH\_はフルスケール電圧を設定し、REFL\_はゼロコード出力を設定します。MAX5106の場合、REFL2とREFL3は内部でGNDに接続されています。REFH\_における標準入力インピーダンスは256k $\Omega$ で、コードに依存しません。これらのデバイスからの出力電圧は、次式で示すようにデジタル設定可能な電圧ソースとして表すことができます。

$$V_{OUT} = [(V_{REFH\_} - V_{REFL\_}) \times (N / 256)] + V_{REFL\_}$$

ここで、NはDACのバイナリ入力コードの10進法値です。

### 電源シーケンス

REFH\_及びREFL\_に印加される電圧は必ず $V_{DD}$ 以下に抑えるようにして下さい。適正な電源シーケンスが不可能な場合は、REFH\_及びREFL\_と $V_{DD}$ の間に外部ショットキダイオードを接続することにより、絶対最大定格の遵守を保証して下さい。デバイスが完全にパワーアップされるまでは、デジタル入力に信号を印加しないで下さい。

### 電源バイパス及びグラウンド管理

GNDにデジタル又はAC過渡信号が存在すると、アナログ出力にノイズが生じます。GNDは最も質の良いグラウンドに返して下さい。 $V_{DD}$ はデバイスの直近の0.1 $\mu$ Fコンデンサでバイパスして下さい。REF\_は0.1 $\mu$ FコンデンサでGNDにバイパスして下さい。プリント基板のグラウンドレイアウトを注意深く行うことにより、DAC出力とデジタル入力間のクロストークを最小限に抑えることができます。

## チップ情報


TRANSISTOR COUNT: 32,000

PROCESS: CMOS



# 不揮発性クワッド8ビットDAC

ブロック図




MAX5105/MAX5106

# 不揮発性クワッド8ビットDAC

MAX5105/MAX5106

## パッケージ

(このデータシートに掲載されているパッケージ仕様は、最新版が反映されているとは限りません。最新のパッケージ情報は、[japan.maxim-ic.com/packages](http://japan.maxim-ic.com/packages)をご参照下さい。)



DIM	INCHES		MILLIMETERS	
	MIN	MAX	MIN	MAX
A	.061	.068	1.55	1.73
A1	.004	.0098	0.102	0.249
A2	.055	.061	1.40	1.55
B	.008	.012	0.20	0.31
C	.0075	.0098	0.191	0.249
D	SEE VARIATIONS			
E	.150	.157	3.81	3.99
e	.025 BSC		0.635 BSC	
H	.230	.244	5.84	6.20
h	.010	.016	0.25	0.41
L	.016	.035	0.41	0.89
N	SEE VARIATIONS			
X	SEE VARIATIONS			
Y	.071	.087	1.803	2.209
α	0°	8°	0°	8°

### VARIATIONS:

DIM	INCHES		MILLIMETERS		N
	MIN.	MAX.	MIN.	MAX.	
D	.189	.196	4.80	4.98	16 AA
S	.0020	.0070	0.05	0.18	
X	.107	.123	2.72	3.12	
D	.337	.344	8.56	8.74	20 AB
S	.0500	.0550	1.270	1.397	
D	.337	.344	8.56	8.74	24 AC
S	.0250	.0300	0.635	0.762	
D	.386	.393	9.80	9.98	28 AD
S	.0250	.0300	0.635	0.762	
X	.271	.287	6.88	7.29	

### NOTES:

1. D & E DO NOT INCLUDE MOLD FLASH OR PROTRUSIONS.
2. MOLD FLASH OR PROTRUSIONS NOT TO EXCEED .006" PER SIDE.
3. HEAT SLUG DIMENSIONS X AND Y APPLY ONLY TO 16 AND 28 LEAD POWER-QSOP PACKAGES.
4. CONTROLLING DIMENSIONS: INCHES.
5. MEETS JEDEC MO137.

**MAXIM**  
 PROPRIETARY INFORMATION  
 TITLE:  
 PACKAGE OUTLINE, QSOP, .150", .025" LEAD PITCH  
 APPROVAL: \_\_\_\_\_ DOCUMENT CONTROL NO. 21-0055 REV C 1/1

QSOP-EPS


# 不揮発性クワッド8ビットDAC

MAX5105/MAX5106

20L SOIC EPSS

## パッケージ(続き)

(このデータシートに掲載されているパッケージ仕様は、最新版が反映されているとは限りません。最新のパッケージ情報は、[japan.maxim-ic.com/packages](http://japan.maxim-ic.com/packages)をご参照下さい。)



**マキシム・ジャパン株式会社**

〒169-0051 東京都新宿区西早稲田3-30-16 (ホリゾン1ビル)  
 TEL. (03)3232-6141 FAX. (03)3232-6149

マキシムは完全にマキシム製品に組み込まれた回路以外の回路の使用について一切責任を負いかねます。回路特許ライセンスは明言されていません。マキシムは随時予告なく回路及び仕様を変更する権利を留保します。

Maxim Integrated Products, 120 San Gabriel Drive, Sunnyvale, CA 94086 408-737-7600 19

© 2001 Maxim Integrated Products, Inc. All rights reserved. **MAXIM** is a registered trademark of Maxim Integrated Products, Inc.