

## MAX5048C

## 7Aシンク/3Aソース電流、8ns、SOT23、MOSFETドライバ

### 概要

MAX5048Cは、7A/3Aのピーク電流をシンク/ソース可能な高速MOSFETドライバです。このデバイスはロジック入力信号を受け取って大型の外付けMOSFETを駆動します。このデバイスは反転および非反転入力を備えているため、ユーザーはより高いフレキシビリティでMOSFETを制御することができます。また、このデバイスはローサイドエンハンスメントモード窒化ガリウム(GaN) FETの駆動に必要な機能も備えています。このデバイスは補完的モードで動作する2つの個別の出力を備えており、高いフレキシビリティでオンとオフのスイッチング速度の両方を制御することができます。

このデバイスは、出力状態の変化時の貫通電流を防止するロジック回路を内蔵しています。これらのロジック入力には、V+電圧に関係なく、最大+14Vまでの電圧スパイクから保護されます。伝搬遅延時間は最小限に抑えられ、反転入力と非反転入力の間で整合されています。このデバイスは超高速スイッチング時間を備えており、短い伝搬遅延(8ns typ)との組み合わせによって、高周波数回路に最適となっています。

このデバイスは+4V~+14Vの単一電源で動作し、消費電流は0.5mA (typ)で、TTL入力ロジックレベルを備えています。このデバイスは6ピンSOT23パッケージで提供され、MAX5048Bのユーザーにアップグレードパスを提供します。

**型番**はデータシートの最後に記載されています。

関連部品およびこの製品とともに使用可能な推奨製品については、[japan.maximintegrated.com/MAX5048C.related](http://japan.maximintegrated.com/MAX5048C.related)を参照してください。


### アプリケーション

- パワーMOSFETスイッチング
- スイッチモード電源
- DC-DCコンバータ
- モータ制御
- 電源モジュール

### 特長

- 独立したソース/シンク出力による制御可能な立上りおよび立下り時間
- 単一電源：+4V~+14V
- ピークシンク/ソース電流：7A/3A
- オープンドレインnチャンネルシンク出力：0.3Ω
- オープンドレインpチャンネルソース出力：0.84Ω
- 低伝搬遅延：8ns
- 反転入力と非反転入力の間で整合された遅延時間
- ノイズ耐性のためのヒステリシスを備えたTTLロジックレベル入力
- 入力定格：V+電圧に関係なく+14V
- 低入力容量：10pF (typ)
- 立上り時間5ns (typ) / 立下り時間4ns (typ) (1nF負荷時)
- サーマルシャットダウン保護
- 6ピンSOT23パッケージ
- 動作温度範囲：-40°C~+125°C
- MAX5048Bとピンコンパチブル

### 標準動作回路



### Absolute Maximum Ratings

V+, IN+, IN-, P_OUT, N_OUT to GND .....	-0.3V to +16V	Junction Temperature .....	+150°C
Operating Temperature Range .....	-40°C to +125°C	Lead Temperature (soldering, 10s) .....	+300°C
Storage Temperature Range .....	-65°C to +150°C		

Stresses beyond those listed under "Absolute Maximum Ratings" may cause permanent damage to the device. These are stress ratings only, and functional operation of the device at these or any other conditions beyond those indicated in the operational sections of the specifications is not implied. Exposure to absolute maximum rating conditions for extended periods may affect device reliability.

### Package Thermal Characteristics (Note 1)

Junction-to-Ambient Thermal Resistance ( $\theta_{JA}$ ) .....80°C/W

**Note 1:** Measured on the MAX5048C evaluation kit.

### Electrical Characteristics

(V+ = 12V, C<sub>L</sub> = 0, T<sub>A</sub> = -40°C to +125°C, unless otherwise noted. Typical values are specified at T<sub>A</sub> = +25°C.) (Note 2)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
<b>POWER SUPPLY (V+)</b>						
V+ Operating Range	V+		4		14	V
V+ Undervoltage Lockout	UVLO	V+ rising	3.28	3.45	3.63	V
V+ UVLO Hysteresis				200		mV
V+ UVLO to Output Delay		V+ rising, IN+ = V+, IN- = GND		127		μs
V+ Supply Current	I+Q	Not switching, V+ = 14V		0.5	1	mA
	I+SW	V+ = 6 V, switching at 1MHz		2.65		
<b>n-CHANNEL OUTPUT</b>						
Driver Output Resistance Pulling Down	R <sub>ON-N</sub>	V+ = 14V, I <sub>N_OUT</sub> = -100mA		0.31	0.55	Ω
		V+ = 4.5V, I <sub>N_OUT</sub> = -100mA		0.32	0.56	
Power-Off Pulldown Resistance		V+ = unconnected, I <sub>N_OUT</sub> = -10mA, T <sub>A</sub> = +25°C	4	6.1	8.5	Ω
Power-Off Pulldown Clamp Voltage		V+ = unconnected, I <sub>N_OUT</sub> = -10mA, T <sub>A</sub> = +25°C	0.95	1.29	1.65	V
Output Leakage Current	I <sub>LK-N</sub>	N_OUT = 14V		6.5	11	μA
Peak Output Current (Sinking)	I <sub>PK-N</sub>	C <sub>L</sub> = 10 nF		7		A
<b>p-CHANNEL OUTPUT</b>						
Driver Output Resistance Pulling Up	R <sub>ON-P</sub>	V+ = 14V, I <sub>P_OUT</sub> = 100mA		0.84	1.47	Ω
		V+ = 4.5V, I <sub>P_OUT</sub> = 100mA		0.88	1.55	
Output Leakage Current	I <sub>LK-P</sub>	P_OUT = 0V	-1		+1	μA
Peak Output Current (Sourcing)	I <sub>PK-P</sub>	C <sub>L</sub> = 10nF		3		A
<b>LOGIC INPUT (IN+, IN-)</b>						
Logic High Input Voltage	V <sub>IH</sub>		2.0			V
Logic Low Input Voltage	V <sub>IL</sub>				0.8	V
Logic Input Hysteresis	V <sub>HYS</sub>			300		mV
Logic Input Current		IN+ = IN- = V+ or 0V, V+ = 14V	-1000		+1000	nA
Logic Input Capacitance	C <sub>IN</sub>	(Note 3)		10		pF










**Electrical Characteristics (continued)**(V+ = 12V, C<sub>L</sub> = 0, T<sub>A</sub> = -40°C to +125°C, unless otherwise noted. Typical values are specified at T<sub>A</sub> = +25°C.) (Note 2)

<b>SWITCHING CHARACTERISTICS (V+ = 14V) (Figure 2 and Note 3)</b>						
Rise Time	t <sub>R</sub>	C <sub>L</sub> = 1nF	5			ns
		C <sub>L</sub> = 4.7nF	19			
		C <sub>L</sub> = 10nF	37			
Fall Time	t <sub>F</sub>	C <sub>L</sub> = 1nF	4			ns
		C <sub>L</sub> = 4.7nF	10			
		C <sub>L</sub> = 10nF	18			
Turn-On Delay Time	t <sub>D-ON</sub>	C <sub>L</sub> = 1nF	3	7	18	ns
Turn-Off Delay Time	t <sub>D-OFF</sub>	C <sub>L</sub> = 1nF	3	7	18	ns
Break-Before-Make Time			5			ns
<b>SWITCHING CHARACTERISTICS (V+ = 4.5V) (Figure 2 and Note 3)</b>						
Rise Time	t <sub>R</sub>	C <sub>L</sub> = 1nF	4			ns
		C <sub>L</sub> = 4.7nF	13			
		C <sub>L</sub> = 10nF	28			
Fall Time	t <sub>F</sub>	C <sub>L</sub> = 1nF	4			ns
		C <sub>L</sub> = 4.7nF	7			
		C <sub>L</sub> = 10nF	13			
Turn-On Delay Time	t <sub>D-ON</sub>	C <sub>L</sub> = 1nF	2	8	21	ns
Turn-Off Delay Time	t <sub>D-OFF</sub>	C <sub>L</sub> = 1nF	2	8	21	ns
Break-Before-Make Time			5			ns
<b>THERMAL SHUTDOWN</b>						
Thermal Shutdown Threshold		Temperature rising	166			°C
Thermal Shutdown Hysteresis			13			°C

**Note 2:** All devices are production tested at T<sub>A</sub> = +25°C. Limits over temperature are guaranteed by design.**Note 3:** Design guaranteed by bench characterization. Limits are not production tested.


標準動作特性

( $C_L = 1nF$ ,  $T_A = +25^\circ C$ , unless otherwise noted.)




標準動作特性(続き)

( $C_L = 1\text{nF}$ ,  $T_A = +25^\circ\text{C}$ , unless otherwise noted.)



ピン配置



端子説明

端子	名称	機能
1	V+	電源入力。1 $\mu$ F (min)の低ESRのセラミックコンデンサでGNDにバイパスしてください。
2	P_OUT	オープンドレインのpチャンネル出力。MOSFETのターンオン用に電流をソースしてください。
3	N_OUT	オープンドレインのnチャンネル出力。MOSFETのターンオフ用に電流をシンクしてください。
4	GND	グラウンド
5	IN-	反転ロジック入力端子。使用しない場合はGNDに接続してください。
6	IN+	非反転ロジック入力端子。使用しない場合はV+に接続してください。

ファンクションダイアグラム




図 1. MAX5048C のファンクションブロックダイアグラム

タイミング図とテスト回路




図 2. IN+ の動作のタイミング図とテスト回路

表1. 真理値表

IN+	IN-	P_OUT	N_OUT
L	L	Off	On
L	H	Off	On
H	L	On	Off
H	H	Off	On

L = ロジックロー。  
H = ロジックハイ。

## 詳細

### ロジック入力

MAX5048Cは、MOSFET制御の柔軟性を高める反転および非反転TTL入力を備えています。表1は、考えられるすべての入力の組み合わせと、対応する出力状態を示しています。

### 低電圧ロックアウト(UVLO)

V+がUVLOスレッショルドを下回っているときは、入力の状態にかかわらず、出力段のnチャンネルデバイスがオンでpチャンネルがオフです。これによって出力がローに保たれます。UVLOは3.45V (typ)で、チャタリングを防止する200mV (typ)のヒステリシスを備えています。

### ドライバ出力

このデバイスは2つの個別の出力を備えています。1つはオープンドレインのpチャンネルで、もう1つはオープンドレインのnチャンネルです。これらの出力は別個の電流ソース/シンク機能を備え、MOSFETゲートの立上り時間と立下り時間を独立して制御します。抵抗をP\_OUT/N\_OUTと直列に追加すると、MOSFETゲートの対応する立上り/立下り時間を延長することができます。

## アプリケーション情報

### 電源バイパス処理、デバイスのグランド処理、および配置

外部の大きな容量性負荷が駆動されると、V+ピンのピーク電流が3A近くになる一方、GNDピンのピーク電流が7A近くになることもあるため、十分な電源バイパス処理とデバイスのグランド処理を施すことが極めて重要です。V+の降下とグランドシフトがインバータでは負帰還の形態であり、過剰に生じた場合、反転入力を使用されて入力スループレートが低いときに複数のスイッチングを引き起こすことがあります。特に反転入力を使用されている場合、入力を駆動するデバイスではGNDピンを基準にする必要があります。デバイスの不適切なグランド処理によってグランドシフトが生じると、同じACグランドリターン経路を共有し

ている他の回路に悪影響を及ぼすことがあります。容量性負荷でデバイスをスイッチングする際にdi/dtが非常に大きいため、V+、P\_OUT、N\_OUT、GNDの経路に直列インダクタンスがあると発振を生じる場合があります。できる限りピンの近くに配置した1μF (min)の低ESRのセラミックコンデンサでV+をGNDにバイパスすることが推奨されます。非常に大きな負荷(たとえば10nF)を最小限の立上り時間で駆動する場合は、10μF以上の並列ストレージコンデンサが推奨されます。グランドプレーンを設けてグランドリターン抵抗と直列インダクタンスを最小限に抑えることが強く推奨されます。デバイスをできる限り外付けの駆動MOSFETの近くに配置して、基板インダクタンスとAC経路の抵抗をさらに抑制します。

### 消費電力

このデバイスの消費電力は、自己消費電流、内部ノードの容量性充電と放電、および出力電流(容量性または抵抗性負荷)から生じる3つの成分で構成されます。これらの成分の合計が、最大消費電力の制限値を常に下回る必要があります。

自己消費電流は0.5mA (typ)です。内部ノードの充電および放電に必要な電流は、周波数に依存します([標準動作特性]を参照)。グランド基準の抵抗性負荷を駆動する場合、デバイスの消費電力は次の式で概算されます。

$$P = D \times R_{ON} (MAX) \times I_{LOAD}^2$$

ここで、Dはデバイスの出力がハイにプルされる時間の割合、R<sub>ON</sub> (MAX)は出力ハイのデバイスの最大プルアップオン抵抗、I<sub>LOAD</sub>はデバイスの出力負荷電流です。

容量性負荷の場合の消費電力は、次の式で概算されます。

$$P = C_{LOAD} \times (V+)^2 \times FREQ$$

ここで、C<sub>LOAD</sub>は容量性負荷、V+は電源電圧、FREQはスイッチング周波数です。

### PCBレイアウトの情報

MOSFETドライバは大電流をソース/シンクし、スイッチングMOSFETのゲートで非常に高速な立上り/立下りエッジを生み出すことができます。トレース長やインピーダンスが十分に調整されていない場合、大きなdi/dtによって許容不可能なリングが生じることがあります。MAX5048Cを使用して設計する際のPCBレイアウトでは、次のガイドラインに従うことが推奨されます。

- できる限りデバイスの近くに配置した1μF以上のデカップリングセラミックコンデンサをV+とGNDの間に配置してください。PCB上で1つ以上の10μF (min)のストレージコンデンサをデバイスのV+ピンに抵抗の小さい経路で配置してください。



- デバイスと駆動されるMOSFETのゲートの間には、2つのAC電流ループが形成されます。ゲートがローにプルされる際、MOSFETはゲートからソースへの大きなコンデンサのように見えます。有効電流ループは、デバイスのN\_OUTからMOSFETのゲート、MOSFETのソースを経てデバイスのGNDまでです。
- MOSFETのゲートがハイにプルされる場合、有効電流ループはデバイスのP\_OUTからMOSFETのゲート、MOSFET

のソース、デカップリングコンデンサのGND端子、デカップリングコンデンサのV+端子を経てデバイスのV+端子までです。充電電流ループは重要ですが、放電電流ループも非常に重要です。これらのAC電流ループでは、物理的距離とインピーダンスを最小限に抑えることが重要です。

- 多層PCBでは、デバイス周囲のコンポーネント表面層が、充放電の電流ループを含むGNDプレーンで構成される必要があります。

標準アプリケーション回路




図 3. 非反転アプリケーション




図 4. ブーストコンバータ




図 5. 大電力同期整流バックコンバータ内の MAX5048C

## 型番

PART	TEMP RANGE	PIN-PACKAGE	LOGIC INPUT	TOP MARK
MAX5048CAUT+	-40°C to +125°C	6 SOT23	TTL	+ACSC

+は鉛(Pb)フリー/RoHS準拠パッケージを表します。

## チップ情報

PROCESS: BiCMOS

## パッケージ

最新のパッケージ図面情報およびランドパターン(フットプリント)は[japan.maximintegrated.com/packages](http://japan.maximintegrated.com/packages)を参照してください。なお、パッケージコードに含まれる「+」、「#」、または「-」はRoHS対応状況を表したものでしかありません。パッケージ図面はパッケージそのものに関するものでRoHS対応状況とは関係がなく、図面によってパッケージコードが異なることがある点に注意してください。

パッケージタイプ	パッケージコード	外形図No.	ランドパターンNo.
6 SOT23	U6+8	<a href="#">21-0058</a>	<a href="#">90-0175</a>

## 改訂履歴

版数	改訂日	説明	改訂ページ
1	11/12	初版	—



マキシム・ジャパン株式会社 〒141-0032 東京都品川区大崎1-6-4 大崎ニューシティ 4号館 20F TEL: 03-6893-6600

Maxim Integratedは完全にMaxim Integrated製品に組み込まれた回路以外の回路の使用について一切責任を負いかねます。回路特許ライセンスは明言されていません。Maxim Integratedは随時予告なく回路及び仕様を変更する権利を留保します。「Electrical Characteristics (電気的特性)」の表に示すパラメータ値(min、maxの各制限値)は、このデータシートの他の場所で引用している値より優先されます。

**Maxim Integrated 160 Rio Robles, San Jose, CA 95134 USA 1-408-601-1000**

11