

MAXIM

+5V、ローパワー 12ビット、シリアルADC

MAX187/MAX189

概要

MAX187/MAX189は、+5V単一電源で動作し、0V~5Vのアナログ入力電圧範囲を備えた、シリアル、12ビット、アナログディジタル・コンバータ(ADC)です。両製品とも、8.5 μ sの逐次比較型ADC、高速トラック/ホールド(1.5 μ s)、クロック、高速3線シリアルインタフェースを備えています。

MAX187/MAX189は75kspsのスループットレートで信号をデジタルサイズできます。外付けハードウェアを用いずに多くのデジタル信号プロセッサやマイクロコントローラと通信可能なインタフェースによって外部クロックによりデータにアクセスします。またこのインタフェースは、SPITM、QSPITM、MicrowireTMとコンパチです。


MAX187はバッファ付リファレンスを内蔵していますが、MAX189は外部リファレンスが必要です。MAX187/MAX189ともパッケージは小型8ピンDIP及び16ピンSOPで供給されており、消費電力は7.5mW、またシャットダウン中は僅か10 μ Wに低減します。

これらの製品は、優れたAC特性、超低消費電力、使い易さ、小型パッケージといった特長を備えているため、リモートDSPやセンサ等のアプリケーション、また低消費電力及び省スペース化が要求されるアプリケーションに最適です。

アプリケーション

携帯用データロギング
リモートデジタル信号処理
絶縁型データアキュイジション
高精度プロセスコントロール

ファンクションダイアグラム



TM SPI and QSPI are trademarks of Motorola. Microwire is a trademark of National Semiconductor.

特長

- ◆12ビット分解能
- ◆INL: $\pm 1/2$ LSB(MAX187A/MAX189A)
- ◆内部トラック/ホールド、75kHzのサンプリングレート
- ◆+5V単一電源動作
- ◆低消費電力: 2 μ Aのシャットダウン電流
1.5mAの動作電流
- ◆内部バッファ付リファレンス: 4.096V(MAX187)
- ◆3線シリアルインタフェース: SPI、QSPI、Microwireとコンパチ
- ◆小型8ピンDIP及び16ピンSOP

型番


PART	TEMP. RANGE	PIN-PACKAGE	ERROR (LSB)
MAX187ACPA	0°C to +70°C	8 Plastic DIP	$\pm 1/2$
MAX187BCPA	0°C to +70°C	8 Plastic DIP	± 1
MAX187CCPA	0°C to +70°C	8 Plastic DIP	± 2
MAX187ACWE	0°C to +70°C	16 Wide SO	$\pm 1/2$
MAX187BCWE	0°C to +70°C	16 Wide SO	± 1
MAX187CCWE	0°C to +70°C	16 Wide SO	± 2
MAX187BC/D	0°C to +70°C	Dice*	± 1

Ordering Information continued on last page.

* Dice are specified at $T_A = +25^\circ\text{C}$, DC parameters only.

** Contact factory for availability and processing to MIL-STD-883.

ピン配置



+5V、ローパワー 12ビット、シリアルADC

MAX187/MAX189

ABSOLUTE MAXIMUM RATINGS

V _{DD} to GND	-0.3V to +6V
A _{IN} to GND	-0.3V to (V _{DD} + 0.3V)
REF to GND	-0.3V to (V _{DD} + 0.3V)
Digital Inputs to GND	-0.3V to (V _{DD} + 0.3V)
Digital Outputs to GND	-0.3V to (V _{DD} + 0.3V)
SHDN to GND	-0.3V to (V _{DD} + 0.3V)
REF Load Current (MAX187)	4.0mA Continuous
REF Short-Circuit Duration (MAX187)	20sec
DOUT Current	±20mA

Continuous Power Dissipation (T _A = +70°C)	
8-Pin Plastic DIP (derate 9.09mW/°C above +70°C)	500mW
16-Pin Wide SO (derate 8.70mW/°C above +70°C)	478mW
8-Pin CERDIP (derate 8.00mW/°C above +70°C)	440mW
Operating Temperature Ranges:	
MAX187_C_/MAX189_C_	0°C to +70°C
MAX187_E_/MAX189_E_	-40°C to +85°C
MAX187_MJA/MAX189_MJA	-55°C to +125°C
Storage Temperature Range	
	-60°C to +150°C
Lead Temperature (soldering, 10sec)	
	+300°C

Stresses beyond those listed under "Absolute Maximum Ratings" may cause permanent damage to the device. These are stress ratings only, and functional operation of the device at these or any other conditions beyond those indicated in the operational sections of the specifications is not implied. Exposure to absolute maximum rating conditions for extended periods may affect device reliability.

ELECTRICAL CHARACTERISTICS

(V_{DD} = +5V ±5%; GND = 0V; unipolar input mode; 75ksps, f_{CLK} = 4.0MHz, external clock (50% duty cycle); MAX187—internal reference: V_{REF} = 4.096V, 4.7μF capacitor at REF pin, or MAX189—external reference: V_{REF} = 4.096V applied to REF pin, 4.7μF capacitor at REF pin; T_A = T_{MIN} to T_{MAX}; unless otherwise noted.)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
DC ACCURACY (Note 1)						
Resolution					12	Bits
Relative Accuracy (Note 2)		MAX18_A			±1/2	LSB
		MAX18_B			±1	
		MAX18_C			±2	
Differential Nonlinearity	DNL	No missing codes over temperature			±1	LSB
Offset Error		MAX18_A			±1 1/2	LSB
		MAX18_B/C			±3	
Gain Error (Note 3)		MAX187			±3	LSB
		MAX189A			±1	
		MAX189B/C			±3	
Gain Temperature Coefficient		External reference, 4.096V			±0.8	ppm/°C
DYNAMIC SPECIFICATIONS (10kHz sine wave input, 0V to 4.096V _{p-p} , 75ksps)						
Signal-to-Noise plus Distortion Ratio	SINAD		70			dB
Total Harmonic Distortion (up to the 5th harmonic)	THD				-80	dB
Spurious-Free Dynamic Range	SFDR		80			dB
Small-Signal Bandwidth		Rolloff -3dB		4.5		MHz
Full-Power Bandwidth				0.8		MHz

MAXIM

ELECTRICAL CHARACTERISTICS (continued)

(V_{DD} = +5V ±5%; GND = 0V; unipolar input mode; 75ksps, f_{CLK} = 4.0MHz, external clock (50% duty cycle); MAX187—internal reference: V_{REF} = 4.096V, 4.7μF capacitor at REF pin, or MAX189—external reference: V_{REF} = 4.096V applied to REF pin, 4.7μF capacitor at REF pin; T_A = T_{MIN} to T_{MAX}; unless otherwise noted.)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS	
CONVERSION RATE							
Conversion Time	t _{CONV}		5.5		8.5	μs	
Track/Hold Acquisition Time	t _{ACQ}		1.5			μs	
Throughput Rate		External clock, 4MHz, 13 clocks			75	ksps	
Aperture Delay	t _{APR}			10		ns	
Aperture Jitter				<50		ps	
ANALOG INPUT							
Input Voltage Range					0 to V _{REF}	V	
Input Capacitance (Note 4)				16		pF	
INTERNAL REFERENCE (MAX187 only, reference buffer enabled)							
REF Output Voltage	V _{REF}	T _A = +25°C		4.076	4.096	4.116	V
		T _A = T _{MIN} to T _{MAX}	MAX187_C	4.060		4.132	
			MAX187_E	4.050		4.140	
			MAX187_M	4.040		4.150	
REF Short-Circuit Current				30		mA	
REF Tempco		MAX187AC/BC		±30	±50	ppm/°C	
		MAX187AE/BE		±30	±60		
		MAX187AM/BM		±30	±80		
		MAX187C		±30			
Load Regulation (Note 5)		0mA to 0.6mA output load		1		mV	
EXTERNAL REFERENCE AT REF (Buffer disabled, V_{REF} = 4.096V)							
Input Voltage Range			2.50		V _{DD} + 50mV	V	
Input Current				200	350	μA	
Input Resistance			12	20		kΩ	
Shutdown REF Input Current				1.5	10	μA	

+5V、ローパワー 12ビット、シリアルADC

MAX187/MAX189

ELECTRICAL CHARACTERISTICS (continued)

($V_{DD} = +5V \pm 5\%$; $GND = 0V$; unipolar input mode; 75kps, $f_{CLK} = 4.0MHz$, external clock (50% duty cycle); MAX187—internal reference: $V_{REF} = 4.096V$, $4.7\mu F$ capacitor at REF pin, or MAX189—external reference: $V_{REF} = 4.096V$ applied to REF pin, $4.7\mu F$ capacitor at REF pin; $T_A = T_{MIN}$ to T_{MAX} ; unless otherwise noted.)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
DIGITAL INPUTS (SCLK, CS, SHDN)						
SCLK, CS Input High Voltage	V_{INH}		2.4			V
SCLK, CS Input Low Voltage	V_{INL}				0.8	V
SCLK, CS Input Hysteresis	V_{HYST}			0.15		V
SCLK, CS Input Leakage	I_{IN}	$V_{IN} = 0V$ or V_{DD}			± 1	μA
SCLK, CS Input Capacitance	C_{IN}	(Note 4)			15	pF
SHDN Input High Voltage	V_{INSH}		$V_{DD} - 0.5$			V
SHDN Input Low Voltage	V_{INSL}				0.5	V
SHDN Input Current	I_{INS}	SHDN = V_{DD} or $0V$			± 4.0	μA
SHDN Input Mid Voltage	V_{IM}		1.5		$V_{DD} - 1.5$	V
SHDN Voltage, Floating	V_{FLT}	SHDN = open		2.75		V
SHDN Maximum Allowed Leakage, Mid Input		SHDN = open	-100		100	nA
DIGITAL OUTPUT (DOUT)						
Output Voltage Low	V_{OL}	$I_{SINK} = 5mA$			0.4	V
		$I_{SINK} = 16mA$		0.3		
Output Voltage High	V_{OH}	$I_{SOURCE} = 1mA$	4			V
Three-State Leakage Current	I_L	CS = 5V			± 10	μA
Three-State Output Capacitance	C_{OUT}	CS = 5V (Note 4)			15	pF
POWER REQUIREMENTS						
Supply Voltage	V_{DD}		4.75		5.25	V
Supply Current	I_{DD}	Operating mode	MAX187	1.5	2.5	mA
			MAX189	1.0	2.0	
		Power-down mode		2	10	μA
Power-Supply Rejection	PSR	$V_{DD} = +5V, \pm 5\%$; external reference, 4.096V; full-scale input (Note 6)		± 0.06	± 0.5	mV

+5V、ローパワー 12ビット、シリアルADC

MAX187/MAX189

TIMING CHARACTERISTICS

(V_{DD} = +5.0V ±5%, T_A = T_{MIN} to T_{MAX}, unless otherwise noted.)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
Track/Hold Acquisition Time	t _{ACQ}	CS = high (Note 7)	1.5			μs
SCLK Fall to Output Data Valid	t _{DO}	C _{LOAD} = 100pF	MAX18_ _C/E	20	150	ns
			MAX18_ _M	20	200	
CS Fall to Output Enable	t _{DV}	C _{LOAD} = 100pF			100	ns
CS Rise to Output Disable	t _{TR}	C _{LOAD} = 100pF			100	ns
SCLK Clock Frequency	f _{SCLK}				5	MHz
SCLK Pulse Width High	t _{CH}		100			ns
SCLK Pulse Width Low	t _{CL}		100			ns
SCLK Low to CS Fall Setup Time	t _{CSO}		50			ns
CS Pulse Width	t _{CS}		500			ns

Note 1: Tested at V_{DD} = +5V.

Note 2: Relative accuracy is the deviation of the analog value at any code from its theoretical value after the full-scale range has been calibrated.

Note 3: MAX187—internal reference, offset nulled; MAX189—external +4.096V reference, offset nulled. Excludes reference errors.

Note 4: Guaranteed by design. Not subject to production testing.

Note 5: External load should not change during conversion for specified ADC accuracy.





Note 6: DC test, measured at 4.75V and 5.25V only.

Note 7: To guarantee acquisition time, t_{ACQ} is the maximum time the device takes to acquire the signal, and is also the minimum time needed for the signal to be acquired.

+5V、ローパワー 12ビット、シリアルADC

標準動作特性

MAX187/MAX189



+5V、ローパワー 12ビット、シリアルADC

MAX187/MAX189

端子説明

端子		名称	機能
DIP	WIDE SO		
1	1	V _{DD}	電源電圧：+5V±5%
2	3	AIN	サンプリングアナログ入力：0V～V _{REF}
3	6	$\overline{\text{SHDN}}$	3レベル・シャットダウン入力。 $\overline{\text{SHDN}}$ を“ロー”にすることによって、MAX187/MAX189はシャットダウンモードに入り、消費電流が10 μ A(max)になります。MAX187/MAX189とも $\overline{\text{SHDN}}$ が“ハイ”あるいはフローティング状態の時完全に動作します。MAX187の場合、 $\overline{\text{SHDN}}$ が“ハイ”の時、内部リファレンスが動作し、 $\overline{\text{SHDN}}$ がフローティング状態の時内部リファレンスがディセーブルされ、外部リファレンスの使用が可能になります。
4	8	REF	リファレンス電圧—MAX187で内部リファレンスをイネーブルした場合、アナログ電圧範囲を設定し、4.096V電圧を出力。またMAX187(内部リファレンスがディセーブルの状態)/MAX189において精密リファレンス用として、+2.5V～V _{DD} の入力となります。内部リファレンスが使用される場合は4.7 μ Fでバイパスし、外部リファレンスが使用される場合は0.1 μ Fでバイパスして下さい。
5	—	GND	アナログ及びデジタルグランド
—	10	AGND	アナロググランド
—	11	DGND	デジタルグランド
6	12	DOUT	シリアルデータ出力。SCLKの立下がりエッジでデータが変化します。
7	15	$\overline{\text{CS}}$	アクティブ“ロー”のチップセレクトにより立下がりエッジで変換が始まり、 $\overline{\text{CS}}$ が“ハイ”の時DOUTはハイインピーダンス。
8	16	SCLK	シリアルクロック入力。最高5MHzのクロックデータ出力。
—	2,4,5,7,9,13,14	N.C.	内部接続されていません。最良のノイズ特性を得るためには、AGNDに接続。

詳細

変換動作

MAX187/MAX189は、入力トラック/ホールド(T/H)及び逐次比較型レジスタ(SAR)を用いて、アナログ入力信号を12ビットのデジタル出力に変換します。T/Hは外部ホールドコンデンサを必要としません。図3a及び図3bにMAX187/MAX189の概略構成図が示してあります。MAX187/MAX189は、0V～V_{REF}の入力電圧をT/Hのアクイジション時間も含め10 μ sで変換します。MAX187の内部リファレンスは、4.096Vに調整されていますが、MAX189は外部リファレンスが必要です。MAX187/MAX189の外部リファレンス入力範囲は+2.5V～V_{DD}となっています。またシリアルインタフェースに必要なデジタルラインは、SCLK、 $\overline{\text{CS}}$ 、DOUTの3線で、マイクロプロセッサ(μ P)と容易にインタフェースできます。

両製品ともノーマルとシャットダウンの両モードを備えています。 $\overline{\text{SHDN}}$ を“ロー”にすることにより素子はシャットダウンされ、消費電流が10 μ A以下に低下します。また $\overline{\text{SHDN}}$ を“ハイ”あるいはフローティング状態にすることにより、素子は動作モードになります。変換は $\overline{\text{CS}}$ の立下がりによって始まり、変換結果はユニポーラシリアルフォーマットでDOUTから出力されます。変換の終わり(EOC)を示すハイビットの後にデータビット(MSBが最初)が続き、一連のデータを構成します。

MAX187は、内部リファレンス、又は外部リファレンスのどちらかの状態で動作します。 $\overline{\text{SHDN}}$ を“ハイ”にすることにより内部リファレンス動作を選択でき、 $\overline{\text{SHDN}}$ をフローティングにすることで外部リファレンス動作となります。

アナログ入力

図4はADCのアナログコンバータのサンプリング構成図を示しています。フルスケールの入力電圧はREFの電圧に依存します。

リファレンス出力	ゼロスケール	フルスケール
内部リファレンス (MAX187)	0V	+4.096V
外部リファレンス	0V	V _{REF}

規格化された精度を得るために外部リファレンス電圧範囲は+2.5V～V_{DD}にして下さい。

トラック/ホールド

トラックモードにて、アナログ信号は内部ホールドコンデンサに収集され蓄えられます。ホールドモードではT/Hスイッチがオープンになり、ADCのSARセクションに一定の信号が入力されます。

+5V、ローパワー 12ビット、シリアルADC

MAX187/MAX189




図1. DOUTイネーブル時間の負荷回路




図2. DOUTディセーブル時間の負荷回路

+5V、ローパワー 12ビット、シリアルADC

MAX187/MAX189




図3a. MAX187の動作ダイアグラム




図3b. MAX189の動作ダイアグラム




図4. 入力等価回路

アキュイジションの間、アナログ入力AINによりコンデンサ C_{HOLD} が充電されます。CSを“ロー”にすることにより、アキュイジション期間が終了し、その直後T/Hは C_{HOLD} の入力側をGNDに切換えます。 C_{HOLD} に保持されている電荷は入力のサンプルを表し、コンパレータ入力のZEROノードのバランスを不均衡にします。

ホールドモードでは、容量性DACは変換サイクルの残りの期間において、12ビット分解能以内でノードZEROを0Vに

回復するように調整します。この動作は C_{HOLD} からバイナリで重みづけされた容量性DACへ電荷を転送するのと同等で、順番にアナログ入力信号をデジタル形式で表します。変換の終わりで C_{HOLD} の入力側は、AINに再度切換えられ、 C_{HOLD} は入力信号を再び充電します。

T/Hが入力信号を収集するのに必要な時間は、その入力容量がどれだけ速く充電されるかによって決まります。入力信号のソース・インピーダンスが高い場合、アキュイジション時間は長くなり、変換と変換の間の時間も長くする必要があります。アキュイジション時間は次の式で算出することができます。

$$t_{ACQ} = 9 \times (R_s + R_{IN}) \times 16\text{pF}$$

ここで、 $R_{IN} = 5\text{k}\Omega$ 、 R_s = 入力信号のソースインピーダンス、 t_{ACQ} は $1.5\mu\text{s}$ 以上です。ソース・インピーダンスが $5\text{k}\Omega$ 以下の場合ADCのAC性能には大きな影響を与えません。

入力帯域幅

ADCの入力トラッキング回路の小信号帯域幅は4.5MHzで、スルーレートは $8\text{V}/\mu\text{s}$ です。アンダーサンプリング技法を用いることで高速な過渡現象のデジタル化やADCのサンプリングレートを越える帯域幅の周期的信号の測定が可能です。測定周波数帯域内にエイリアスを生じる高周波信号を除くためには、アンチエイリアシングフィルタの使用をお勧めします。MAX274/MAX275連続時間フィルタのデータシートを参照して下さい。

+5V、ローパワー 12ビット、シリアルADC

入力保護

アナログ入力をクランプする内部保護ダイオードにより、入力はダメージを受けることなく($GND-0.3V$)~($V_{DD}+0.3V$)の範囲を許容します。しかしフルスケール近傍での正確な変換を行うためには、入力は V_{DD} を50mV以上越えず、また GND よりも50mV以上下回らないようにして下さい。

アナログ入力電源電圧を50mV以上越える場合、過渡の電流により変換精度が損なわれるため入力電流は2mA以下にして下さい。

アナログ入力の駆動

ノイズを最小限に抑えるためにAIN及びグランドへの入力ラインはできるだけ短くし、長い場合にはシールドして下さい。入力保護の項を参照。

MAX187/MAX189はT/Hを内蔵しているため、T/Hを持たない逐次比較型のADCに比べ、AINをドライブするオペアンプに対する要求はそれほど厳しくはありません。標準入力容量は、16pFです。このアンプの帯域幅は入力信号の周波数に対して充分でなければなりません。MAX400及びOP07は低周波帯域の動作に適しており、高周波動作時には、MAX427及びOP27が適当です。入力周波数範囲はサンプルレート75kspsにより制限されます。従って、正弦波の最大入力周波数は37.5kHzです。高周波信号はアンダーサンプリング技法が使用されない限り、エリアシング問題を起こします。

リファレンス

MAX187は内部または外部リファレンスの両動作が可能ですが、MAX189は外部リファレンスを必要とします。

内部リファレンス

MAX187は、バッファ付温度補償バンドギャップダイオードのリファレンスを内蔵しており、 $+4.096V \pm 0.5\%$ に調整されています。この出力はREF端子に接続され、また内部DACをドライブします。出力は他の部品のリファレンス電圧として使用でき、0.6mAまでの電流ソース能力があります。REFは4.7 μ Fコンデンサでデカップリングして下さい。内部リファレンスは、SHDN端子を“ハイ”にすることでイネーブルされ、またSHDNをフローティングにすることで内部リファレンスをディセーブルし、“外部リファレンス”の項にあるように外部リファレンスの使用が可能になります。

外部リファレンス

MAX189はREF端子に外部リファレンスを接続して動作させます。MAX187を外部リファレンスで動作させるためには、SHDNをフローティングにし、内部リファレンスをディセーブルにして下さい。規格化された精度を得るために電圧範囲は $+2.5V \sim V_{DD}$ の範囲にして下さい。DC電流についての最小入力インピーダンスは12k Ω です。変換の間、外部リファレンスは、350 μ A以上のDC負荷電流を供給でき、また出力インピーダンスは10 Ω 以下でなければなりません。バイパスコンデンサの推奨される最小容量は、0.1 μ Fです。リファレンスが高い出力インピーダンスを持つかノイズが大きい場合、REF端子の近くで4.7 μ Fのコンデンサを用いてバイパスして下さい。




図5. MAX187/MAX189のシャットダウンシーケンス

+5V、ローパワー 12ビット、シリアルADC

MAX187/MAX189




図6. 平均消費電流 vs. 変換レート




図7. t_{WAKE} VS. シャットダウンの時間(MAX187のみ)

シリアルインタフェース

電源投入後の初期化と変換開始

電源が最初に投入された時、規格化された精度を得るためには、完全放電された4.7 μ Fのリファレンスバイパスコンデンサに十分な電荷を供給するのに20ms必要です。SHDNが“ロー”以外の状態で、MAX187/MAX189は変換開始の準備ができます。

変換をスタートさせるためには、 \overline{CS} を“ロー”にして下さい。 \overline{CS} の立下がりエッジでT/Hはホールドモードに入り、変換が開始されます。8.5 μ sの内部変換時間後、DOUTが“ハイ”になることにより変換終了が示されます。その後データは外部クロックによりシリアルにシフト出力されます。

SHDNによる消費電流の低減

MAX187/MAX189は、変換と変換の間シャットダウンモードにすることにより消費電力を顕著に低減することができます。これは図6の“平均消費電流 vs. 変換レート”のグラフに示されています。MAX189は外部リファレンス(常に与えられていると仮定する)を使用しているため、シャットダウンモードから素速く回復し、従って平均消費電流は低くなります。ウェイクアップ時間(t_{WAKE})とは、SHDNが実行されていない時間から変換が開始されるまでの時間です。MAX187のウェイクアップ時間は2 μ sです。MAX189に関しては、4.7 μ Fリファレンスバイパスコンデンサがシャットダウン中にゆっくりと放電していくため、シャットダウン時間に依存します(図7参照)(シャットダウン中のスペック参照。REF入力電流=10 μ A max)。

外部クロック

実際の変換には外部クロックは必要ありません。従って μ PはSAR変換クロックを動作させる必要はなく、0MHz~5MHzのどのクロックレートでも μ Pにあわせて変換結果をリードバックできます。各クロックのパルス幅が少なくとも100ns以上ならば、クロックのデューティサイクルには制限はありません。変換動作中には、クロックは動作させないで下さい。

タイミング&コントロール

変換開始及びデータの読み込み動作は、 \overline{CS} 及びSCLKのデジタル入力によって制御されます。図8、図9にシリアルインタフェース動作の概略が示されています。

\overline{CS} の立下がりエッジで、変換シーケンスが開始されます。T/Hのステージで入力電圧がホールドされ、ADCの変換が始まり、DOUTはハイインピーダンスからロジックローに変化します。変換動作中は、SCLKをアクティブにしないで下さい。内部レジスタは変換中にデータを蓄えます。

DOUTが“ハイ”になることで変換終了が示されます。DOUTの立下がりエッジはフレーミング信号として使用できます。変換終了後、SCLKによりレジスタからデータがシフトアウトされます。DOUTはSCLKの立下がりエッジで遷移します。次の立下がりクロックエッジによりDOUTからMSBが出力され、次に残りのビットが続きます。12個のデータビットと1個のリーディングビットがあるため、少なくとも13個の立下がりエッジがこれらのビットをシフトアウトするために必要です。変換結果がクロックアウトされ、 \overline{CS} の立上がりエッジより前のクロックパルスによって、DOUTに末尾の0が発生しますが、変換動作に影響は与えません。

+5V、ローパワー 12ビット、シリアルADC

MAX187/MAX189




図8. MAX187/MAX189のインタフェースタイミング・シーケンス




図9. MAX187/MAX189のシリアルインタフェースタイミングの詳細




図10. MAX187/MAX189のユニポーラ伝達関数。
4.096V=フルスケール

最小サイクル時間はDOUTの立上がりエッジをEOC信号とすることで実現されます。フルスピードの13個のクロックサイクルでデータをクロック出力し、LSBが読み込まれた後、CSを“ハイ”にして下さい。次の変換を始めるため、最小規格時間の t_{ACQ} 後にCSを再び“ロー”にして下さい。

出力コーディング及び伝達関数

MAX187/MAX189のデータ出力コーディングはバイナリで、図10は公称伝達関数を示しています。コード遷移は、連続する整数LSB値の間で発生します。 $V_{REF}=+4.096V$ の場合、 $1LSB=1.00mV(4.096V/4096)$ です。

ダイナミック特性

高速サンプリング能力及び75kspsのスループット性能から、MAX187/MAX189は広帯域のシグナルプロセッシングに最適な製品です。これらの、また関連したアプリケーションをサポートするために、高速フーリエ変換(FFT)テスト技術が使用され、規定のスループットにおけるADCのダイナミック周波数応答、歪特性、ノイズ特性が保証されます。これは規定の時間ADC入力に低歪のサイン波を入力し、デジタル変換結果を記録し、周波数スペクトルを決めるFFTアルゴリズムを用いてデータを解析します。変換エラーは基本入力周波数の外側に、スペクトル成分と




図11. MAX187/MAX189のFFTプロット

して現れます。従来ADCはゼロエラー、フルスケールエラー、積分非直線性(INL)、微分非直線性(DNL)のような仕様によって評価されてきましたが、このようなパラメータは、DC、及び低速信号での性能を規定する場合に広く受け入れられているもので、システムの伝達特性上においてADCの影響が主要な問題であるシグナルプロセッシングの応用では有用ではありません。種々のDCエラーの重要性は、ダイナミックなケースにおいてはあてはまりません。このため、異なるテストが要求されるわけです。

S/N比と有効ビット数

基本入力周波数のRMS振幅とADC出力信号の全てのRMS振幅に対する比が、 $S/(N+歪)$ 比(SINAD)です。入力バンド幅はDCからA/Dのサンプリングレート(変換レート)の1/2以下までの範囲に制限されます。

理論的な最小ADCノイズは量子化エラーによって生じ、これはADCの分解能の直接的な結果です。 $SINAD=(6.02N+1.76)dB$ ：ここでNは分解能のビット数です。

従って理想的な12ビットADCは、74dBよりも良い値をもつことはありません。FFTの出力プロットは種々のスペクトルバンドにおける出力レベルを示しています。図11に、MAX187/189を使って、75kspsのサンプリングレートで純粋な10kHzのサイン波をサンプリングした場合の結果を示します。

+5V、ローパワー 12ビット、シリアルADC

MAX187/MAX189




図12. 有効ビット vs. 入力周波数

ADCの有効分解能(有効ビット数)は上記の式を変形し測定されたSINADを代入することによって求められます。: $N = (\text{SINAD} - 1.76) / 6.02$ 。図12に、MAX187/MAX189の入力周波数と有効ビット数の関係が示されています。

全高調波歪

純粋な正弦波がナイキスト周波数以上でADCによってサンプリングされた場合、ADCの伝達関数の非直線性により、サンプリングされた出力データに入力周波数の高調波が現れます。

全高調波歪(THD)は、基本周波数のRMS振幅と入力信号の全高調波のRMS値の合計(DCからサンプリングレートの1/2以下の周波数バンド内で、DC成分を除く)との比です。これは次式によって与えられます。

$$\text{THD} = 20 \log \left[\frac{\sqrt{V_2^2 + V_3^2 + V_4^2 + \dots + V_N^2}}{V_1} \right]$$

ここで V_1 は基本RMS振幅、 $V_2 \sim V_N$ は2次からN次高調波の振幅を示します。電気的特性のTHDは2次から5次の高調波を含みます。




図13. MAX187/MAX189の標準的なシリアルインタフェースへの接続

アプリケーション情報

標準インタフェースへの接続

MAX187/MAX189のシリアルインタフェースは、SPI、QSPI、Microwireの標準シリアルインタフェースと完全コンパチです。

シリアルインタフェースが可能な場合、CPUのシリアルインタフェースをマスタモードにセットして下さい。それによってCPUはシリアルクロックを発生します。クロック周波数は2.5MHzまでを選んで下さい。

1. \overline{CS} を“ロー”にするためにCPUの汎用I/Oラインを使用します。SCLKは“ロー”のままにしておきます。
2. SCLKをアクティブにするために、規格の最大変換時間待つか、変換完了を知るためにDOUTの立上がりエッジを見ます。
3. 最小13クロックサイクルの間SCLKをアクティブにします。最初の立下りクロックエッジによりDOUTにMSB

が発生します。DOUTの出力データはSCLKの立下りエッジで遷移し、MSBが最初にくるフォーマットです。SCLKとDOUTへの有効タイミング特性に注意して下さい。SCLKの立上がりエッジで μP にデータがクロックインされます。

4. 13番目のクロックの立下りエッジであるいはその後で \overline{CS} を“ハイ”にします。 \overline{CS} が“ロー”のままだと末尾0がLSBの後クロックアウトされます。
5. \overline{CS} を“ロー”にし新しい変換を開始する前には、最小規格時間(t_{cs})の間、 \overline{CS} を“ハイ”に維持します。変換が終了する前に \overline{CS} を“ハイ”にして変換を中止した場合、新しい変換を開始するには、最小アクイジション時間(t_{acc})待って下さい。

図8に示されているように、データは1バイトずつ、又は連続的に出力が可能です。 \overline{CS} が“ロー”でSCLKがアクティブの場合、このバイトには1個のリーディング1及び末尾0と変換結果を含んでいます。




図14. SPI/Microwire シリアルインタフェースタイミング(CPOL=CPHA=0)




図15. QSPIシリアルインタフェースタイミング(CPOL=CPHA=0)

+5V、ローパワー 12ビット、シリアルADC

MAX187/MAX189

SPIとMicrowire

SPIまたはQSPIを使用する場合、CPOL=0及びCPHA=0に設定して下さい。変換は $\overline{\text{CS}}$ の立下がりエッジで始まります。DOUTは、“ロー”になり変換動作中を示します。DOUTが“ハイ”になるか、最大変換時間8.5 μs が経過するまで待つて下さい。このADCから完全12ビットを得るためには、2回の連続1バイトの読み込みが必要です。DOUTの出力データは、SCLKの立下がりエッジで遷移し、SCLKの立上がりエッジで μP にクロックインされます。

最初のバイトにはリーディング1と7ビットの変換結果が含まれます。2番目のバイトには残りの5ビットと3個の末尾0が含まれます。図13には接続図が、図14にタイミング図が示されています。

QSPI

CPOL=CPHA=0に設定して下さい。ADCから12ビットのデータを得るために2回の1バイトの読み込みが必要なSPIとは違い、QSPIはデータをクロックインするのに最小限のクロックサイクルしか必要としません。このMAX187/MAX189は、

末尾0無しで12ビットのデータをクロックアウトするのに μP から13クロックサイクルのみ必要とします(図15)。QSPIとのコンパチビリティを確実にするため、最大クロック周波数は2.77MHzにして下さい。

光絶縁インタフェース シリアル/パラレル変換

多くの工業用アプリケーションでは、苛酷な環境から制御電子機器を分離し、またノイズ耐性を強化したり、ADCと他のシステム間でのグラウンド不均衡による過電流から保護するために絶縁が必要になります。この目的のために通常用いる絶縁アンプは高価です。測定した信号を最終的にデジタル形式に変換するような場合には、シリアルデータ・リンク中で光アイソレータを用いて入力を絶縁するとコスト的に有利です。

MAX187は、T/Hアンプと電圧リファレンスを内蔵し、単一電源で動作し消費電力が少ないことから、このような用途に理想的です(図16)。




図16. 12ビット絶縁ADC

+5V、ローパワー 12ビット、シリアルADC

MAX187/MAX189

ADCの変換結果は3つの6N136光アイソレータにより、1500Vの絶縁バリヤを介して転送されます。コンバータおよび光アイソレータの絶縁側には、絶縁された電源を供給しなければなりません。12ビットの平行・データ出力を得るために、74HC595の3ステート・シフト・レジスタを用いています。タイミングシーケンスは、図8に示されているタイミング図と同じです。変換速度は、光アイソレータの遅延時間によって制限を受けます。140kHzのクロックを用いる場合、変換時間は100 μ sとなります。

パラレルインタフェースが必要な時には、一般的な12ビット平行データ出力は絶縁ステージ無しでも使用できます。クロック周波数が2.9MHzまでであれば、シフトレジスタに必要な20nsの設定時間を維持できます。2.9MHz以上の場合、シフトレジスタに対するクロック信号を遅らせるかまたは反転させて下さい。

レイアウト、グランドおよびバイパス処理

最良のシステム性能を得るためには、プリント基板を使用し、決してワイアラップ基板は使わないで下さい。デジタル信号ラインとアナログ信号ラインはできるだけ分離して、基板のレイアウトを行ってください。アナログラインとデジタルライン(特にクロック)を並列にして走らせたり、ADCのパッケージ下部にデジタルラインを走らせたりしないで下さい。

図17に推奨のシステムグランド接続を示します。一点のアナログスターグランドをGND点において設定し、ロジックグランドから分離します。他の全てのアナロググランドはこのスターグランドに接続して下さい。16ピンバージョンは、専用のDGND端子を備えています。ノイズをさらに減らすためには、このスターグランドにDGNDを接続して下さい。ノイズフリー動作をさせるには、このスターグランドから電源へのグランドリターンは低インピーダンスで、しかもできるだけ短くして下さい。

V_{DD}電源の高周波ノイズは、ADCの高速コンバータに影響するため、この電源は0.01 μ Fと4.7 μ Fのバイパスコンデンサを並列接続して一点アナロググランドにバイパスして下さい。また最良の電源ノイズ除去性能を得るためにコンデンサのリードを最短にして下さい。もし+5V電源のノイズが極めて大きい場合にはローパスフィルタとして小さな抵抗(10 Ω)を接続してノイズを除去して下さい(図17)。




図17. 電源グランド接続

+5V、ローパワー 12ビット、シリアルADC

MAX187/MAX189


型番(続き)

PART	TEMP. RANGE	PIN-PACKAGE	ERROR (LSB)
MAX187AEPA	-40°C to +85°C	8 Plastic DIP	$\pm 1/2$
MAX187BEPA	-40°C to +85°C	8 Plastic DIP	± 1
MAX187CEPA	-40°C to +85°C	8 Plastic DIP	± 2
MAX187AEWE	-40°C to +85°C	16 Wide SO	$\pm 1/2$
MAX187BEWE	-40°C to +85°C	16 Wide SO	± 1
MAX187CEWE	-40°C to +85°C	16 Wide SO	± 2
MAX187AMJA	-55°C to +125°C	8 CERDIP**	$\pm 1/2$
MAX187BMJA	-55°C to +125°C	8 CERDIP**	± 1
MAX189 ACPA	0°C to +70°C	8 Plastic DIP	$\pm 1/2$
MAX189BCPA	0°C to +70°C	8 Plastic DIP	± 1
MAX189CCPA	0°C to +70°C	8 Plastic DIP	± 2
MAX189ACWE	0°C to +70°C	16 Wide SO	$\pm 1/2$
MAX189BCWE	0°C to +70°C	16 Wide SO	± 1
MAX189CCWE	0°C to +70°C	16 Wide SO	± 2
MAX189BC/D	0°C to +70°C	Dice*	± 1
MAX189AEPA	-40°C to +85°C	8 Plastic DIP	$\pm 1/2$
MAX189BEPA	-40°C to +85°C	8 Plastic DIP	± 1
MAX189CEPA	-40°C to +85°C	8 Plastic DIP	± 2
MAX189AEWE	-40°C to +85°C	16 Wide SO	$\pm 1/2$
MAX189BEWE	-40°C to +85°C	16 Wide SO	± 1
MAX189CEWE	-40°C to +85°C	16 Wide SO	± 2
MAX189AMJA	-55°C to +125°C	8 CERDIP**	$\pm 1/2$
MAX189BMJA	-55°C to +125°C	8 CERDIP**	± 1

* Dice are specified at $T_A = +25^\circ\text{C}$, DC parameters only.


**Contact factory for availability and processing to MIL-STD-883.

ピン配置(続き)



チップ構造図

MAX187/MAX189





TRANSISTOR COUNT: 2278;
SUBSTRATE CONNECTED TO V_{DD} .

MAXIM

+5V、ローパワー 12ビット、シリアルADC

パッケージ

MAX187/MAX189



**+5V、ローパワー
12ビット、シリアルADC**

MAX187/MAX189

販売代理店

マキシム・ジャパン株式会社

〒169 東京都新宿区西早稲田3-30-16 (ホリゾン1ビル)
TEL. (03) 3232-6141 FAX. (03) 3232-6149

Maxim cannot assume responsibility for use of any circuitry other than circuitry entirely embodied in a Maxim product. No circuit patent licenses are implied. Maxim reserves the right to change the circuitry and specifications without notice at any time.

Maxim Integrated Products, 120 San Gabriel Drive, Sunnyvale, CA 94086(408)737-7600