



50 mA / 500 mA、高効率、超低消費電力降圧レギュレータ

データシート

ADP5300

特長

- 入力電源電圧範囲: 2.15 V ~ 6.50 V
- 最小 2.00 V の低電圧動作
- 180 nA の超低静止電流
- 選択可能な出力電圧: 0.8 V ~ 5.0 V
- PWM モードでの全温度範囲にわたる $\pm 1.5\%$ の出力精度
- ヒステリシス・モードまたは PWM 動作モードを選択可能出力電流
 - ヒステリシス・モードで最大 50 mA
 - PWM モードで最大 500 mA
- VOUTOK フラグが出力電圧を監視
- 超高速スイッチング停止制御
- 100% デューティ・サイクル動作モード
- PWM モードで 2.0 MHz (typ) のスイッチング周波数、オプションで 1.2 MHz ~ 2.5 MHz の SYNC クロック範囲
- 急速出力放電 (QOD) オプション
- UVLO、OCP、TSD 保護
- 10 ピン、3 mm x 3 mm LFCSP
- 動作温度範囲: $-40^{\circ}\text{C} \sim +125^{\circ}\text{C}$

アプリケーション

- エネルギー (ガス、水) 計量
- ポータブルなバッテリー駆動機器
- 医療アプリケーション
- キープアライブ電源

概要

ADP5300 は高効率の超低静止電流降圧レギュレータで、わずか 180 nA の静止電流で出力をレギュレーションできます。

ADP5300 は 2.15 V ~ 6.50 V の入力電源電圧範囲で動作し、アルカリ・バッテリー、ニッケル水素バッテリー、リチウムイオン水素バッテリーなどのさまざまな電源を使用できます。出力電圧は、外部 VID 抵抗と工場でのヒューズ調整によって 0.8 V ~ 5.0 V の範囲で選択可能です。トータル・ソリューションに必要なものは、4 個の小さな外付け部品のみです。

ADP5300 は、SYNC/MODE ピンを介して、ヒステリシス・モードまたはパルス幅変調 (PWM) モードで動作できます。ヒステリシス・モードの場合、レギュレータは 1 mW 未満の電力で最高の効率を実現し、最大 50 mA の出力電流を提供します。PWM モードの場合、レギュレータが生成する出力リップルは小さく、最大 500 mA の出力電流を供給します。デバイス動作中に柔軟に設定できるため、非常に効率的なパワー・マネージメントが可能で、最長のバッテリー寿命および最小のシステム・ノイズに関する要件を満たすことができます。

代表的なアプリケーション回路




図 1.

ADP5300 には、PWM モードで出力電圧をモニタし、2 MHz スイッチング周波数で動作する VOUTOK フラグがあります。SYNC/MODE は、1.2 MHz ~ 2.5 MHz の外部クロックと同期できます。

ADP5300 には、レギュレータのスイッチングを一時的にディスエーブルにすることができる STOP ピンがあります。この方法により、データ変換、RF データ伝送、およびアナログ・センシングなどのノイズに敏感な回路にとって有益な、ノイズの少ないシステム環境を実現できます。

ADP5300 のその他の主な機能として、個別イネーブル、QOD、および過電流保護 (OCP)、サーマル・シャットダウン (TSD)、入力低電圧ロックアウト (UVLO) などの安全機能があります。

ADP5300 は、10 ピン、3 mm x 3 mm LFCSP に収められていて、定格動作温度範囲は $-40^{\circ}\text{C} \sim +125^{\circ}\text{C}$ です。

多機能ピンの名称は、該当する機能のみで表されることがあります。

アナログ・デバイス社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいは利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、アナログ・デバイス社の特許または特許の権利の使用を明示的または暗示的に許諾するものでもありません。仕様は、予告なく変更される場合があります。本紙記載の商標および登録商標は、それぞれの所有者の財産です。※日本語版資料は REVISION が古い場合があります。最新の内容については、英語版をご参照ください。

Rev. 0

©2016 Analog Devices, Inc. All rights reserved.

アナログ・デバイス株式会社

本社 / 〒105-6891 東京都港区海岸 1-16-1 ニューピア竹芝サウスタワービル
電話 03 (5402) 8200
大阪営業所 / 〒532-0003 大阪府大阪市淀川区宮原 3-5-36 新大阪トラストタワー
電話 06 (6350) 6868

目次

特長.....	1	短絡保護.....	15
アプリケーション.....	1	ソフト・スタート.....	15
代表的なアプリケーション回路.....	1	プリチャージ出力でのスタートアップ.....	15
概要.....	1	100% デューティ・サイクル動作.....	15
改訂履歴.....	2	アクティブ放電.....	15
詳細機能ブロック図.....	3	VOUTOK の機能.....	15
仕様.....	4	スイッチング停止.....	16
絶対最大定格.....	6	サーマル・シャットダウン.....	16
熱抵抗.....	6	アプリケーション情報.....	17
ESD に関する注意.....	6	外部部品の選択.....	17
ピン配置およびピン機能の説明.....	7	インダクタの選択.....	17
代表的な性能特性.....	8	出力コンデンサ.....	17
動作原理.....	14	入力コンデンサ.....	18
降圧スイッチング・レギュレータの動作モード.....	14	効率.....	18
発振器および同期.....	14	推奨回路基板レイアウト.....	18
可変出力電圧および固定出力電圧.....	14	代表的なアプリケーション回路.....	19
低電圧ロックアウト (UVLO).....	15	工場プログラム可能なオプション.....	20
イネーブル/ディスエーブル.....	15	外形寸法.....	21
電流制限.....	15	オーダー・ガイド.....	21

改訂履歴

9/15—Revision 0:初版

詳細機能ブロック図




図 2.

13366-002

仕様

特に指定のない限り、 $V_{IN} = 3.6\text{ V}$ 、 $V_{OUT} = 2.5\text{ V}$ 、 $T_J = -40\text{ }^\circ\text{C} \sim +125\text{ }^\circ\text{C}$ (Min および Max 仕様)、 $T_A = 25\text{ }^\circ\text{C}$ (Typ 仕様)。

表 1.

Parameter	Symbol	Min	Typ	Max	Unit	Test Conditions/Comments
INPUT SUPPLY VOLTAGE RANGE	V_{IN}	2.15		6.50	V	
SHUTDOWN CURRENT	$I_{SHUTDOWN}$		18	40	nA	$V_{EN} = 0\text{ V}$, $-40\text{ }^\circ\text{C} \leq T_J \leq +85\text{ }^\circ\text{C}$
			18	130	nA	$V_{EN} = 0\text{ V}$, $-40\text{ }^\circ\text{C} \leq T_J \leq +125\text{ }^\circ\text{C}$
QUIESCENT CURRENT						
Operating Quiescent Current in Hysteresis Mode	I_{Q_HYS}		180	260	nA	$-40\text{ }^\circ\text{C} \leq T_J \leq +85\text{ }^\circ\text{C}$
			180	350	nA	$-40\text{ }^\circ\text{C} \leq T_J \leq +125\text{ }^\circ\text{C}$
			570	1400	nA	100% duty cycle operation, $V_{IN} = 3.0\text{ V}$, V_{OUT} set to 3.3 V
Operating Quiescent Current in Hysteresis Mode	I_{Q_HYS2}		2.3	3.2	μA	$V_{IN} = 3.6\text{ V}$, $V_{STOP} = 3.6\text{ V}$
Operating Quiescent Current in PWM Mode	I_{Q_PWM}		425	630	μA	
UNDERVOLTAGE LOCKOUT	UVLO					
UVLO Threshold						
Rising	V_{UVLO_RISING}		2.06	2.14	V	
Falling	$V_{UVLO_FALLING}$	1.90	2.00		V	
OSCILLATOR CIRCUIT						
Switching Frequency in PWM Mode	f_{SW}	1.7	2.0	2.3	MHz	
Feedback (FB) Threshold of Frequency Fold	V_{OSC_FOLD}		0.3		V	
SYNCHRONIZATION THRESHOLD						
SYNC Clock Range	$SYNC_{CLOCK}$	1.2		2.5	MHz	
SYNC High Level Threshold	$SYNC_{HIGH}$	1.2			V	
SYNC Low Level Threshold	$SYNC_{LOW}$			0.4	V	
SYNC Duty Cycle Range	$SYNC_{DUTY}$	100		$1/f_{SW} - 150$	ns	
SYNC/MODE Leakage Current	$I_{SYNC_LEAKAGE}$		50	150	nA	$V_{SYNC/MODE} = 3.6\text{ V}$
MODE TRANSITION						
Transition Delay from Hysteresis Mode to PWM Mode	$t_{HYS_TO_PWM}$		20		Clock cycles	SYNC/MODE goes logic high from logic low
EN PIN						
Input Voltage Threshold						
High	V_{IH}	1.2			V	
Low	V_{IL}			0.4	V	
Input Leakage Current	$I_{EN_LEAKAGE}$			25	nA	
STOP Switching						
PWM Switching Stop Delay	$t_{STOP_RISE_DELAY}$		10		ns	STOP goes logic high from low
PWM Switching Resume Delay	$t_{STOP_FALL_DELAY}$		20		ns	STOP goes logic low from high
FB PIN						
Output Options by VID Resistor	V_{OUT_OPT}	0.8		5.0	V	0.8 V to 5.0 V in various factory options
PWM Mode						
Fixed VID Code Voltage Accuracy	$V_{FB_PWM_FIX}$	-0.6		+0.6	%	$T_J = 25\text{ }^\circ\text{C}$, output voltage setting via factory fuse
		-1.2		+1.2	%	$-40\text{ }^\circ\text{C} \leq T_J \leq +125\text{ }^\circ\text{C}$
Adjustable VID Code Voltage Accuracy	$V_{FB_PWM_ADJ}$	-1.5		+1.5	%	Output voltage setting via VID resistor

Parameter	Symbol	Min	Typ	Max	Unit	Test Conditions/Comments
Hysteresis Mode						
Fixed VID Code Threshold Accuracy from Active Mode to Standby Mode	$V_{FB_HYS_FIX}$	-0.75		+0.75	%	$T_J = 25^\circ\text{C}$
		-2.5		+2.5	%	$-40^\circ\text{C} \leq T_J \leq +125^\circ\text{C}$
Adjustable VID Code Threshold Accuracy from Active Mode to Standby Mode	$V_{FB_HYS_ADJ}$	-3		+3	%	$-40^\circ\text{C} \leq T_J \leq +125^\circ\text{C}$
Hysteresis of Threshold Accuracy from Active Mode to Standby Mode	$V_{FB_HYS (HYS)}$		1		%	
Feedback Bias Current	I_{FB}		66	95	nA	Output Option 0, $V_{OUT} = 2.5\text{ V}$
			25	45	nA	Output Option 1, $V_{OUT} = 1.3\text{ V}$
SW PIN						
High-Side Power FET On Resistance	$R_{DS (ON) H}$		386	520	m Ω	Pin to pin measurement
Low-Side Power FET On Resistance	$R_{DS (ON) L}$		299	470	m Ω	Pin to pin measurement
Current Limit in PWM Mode	I_{LIM_PWM}	800	1000	1200	mA	SYNC/MODE = high
Peak Current in Hysteresis Mode	I_{LIM_HYS}		265		mA	SYNC/MODE = low
Minimum On Time	t_{MIN_ON}		40	70	ns	
VOUTOK PIN						
Monitor Threshold	$V_{OUTOK (RISE)}$	87	90	93	%	
Monitor Hysteresis	$V_{OUTOK (HYS)}$		3		%	
Monitor Rising Delay	t_{VOUTOK_RISE}		40		μs	
Monitor Falling Delay	t_{VOUTOK_FALL}		10		μs	
Leakage Current	$I_{VOUTOK_LEAKAGE}$		0.1	1	μA	
Output Low Voltage	V_{OUTOK_LOW}		50	80	mV	$I_{VOUTOK} = 100\ \mu\text{A}$
SOFT START						
Default Soft Start Time	t_{SS}		350		μs	Factory trim, 1 bit (350 μs and 2800 μs)
Start-Up Delay	t_{START_DELAY}		2		ms	Delay from the EN pin being pulled high
C_{OUT} DISCHARGE SWITCH ON RESISTANCE	R_{DIS}		290		Ω	
THERMAL SHUTDOWN						
Threshold	T_{SHDN}		142		$^\circ\text{C}$	
Hysteresis	T_{HYS}		127		$^\circ\text{C}$	

絶対最大定格

表 2.

Parameter	Rating
PVIN to PGND	-0.3 V to +7 V
SW to PGND	-0.3 V to PVIN + 0.3 V
FB to AGND	-0.3 V to +7 V
VID to AGND	-0.3 V to +7 V
EN to AGND	-0.3 V to +7 V
VOUOK to AGND	-0.3 V to +7 V
SYNC/MODE to AGND	-0.3 V to +7 V
STOP to AGND	-0.3 V to +7 V
PGND to AGND	-0.3 V to +0.3 V
Storage Temperature Range	-65°C to +150°C
Operating Temperature Range	-40°C to +125°C

上記の絶対最大定格を超えるストレスを加えると、デバイスに恒久的な損傷を与えることがあります。この規定はストレス定格のみを指定するものであり、この仕様の動作のセクションに記載する規定値以上でのデバイス動作を定めたものではありません。製品を長時間絶対最大定格状態に置くと、製品の信頼性に影響を与えることがあります。

熱抵抗

θ_{JA} は最悪の条件、すなわち、回路基板に表面実装パッケージをハンダ付けした状態で仕様規定されています。 θ_{JC} は、デバイスの動作部分から、デバイス取り付け領域に最も近いパッケージ（ケース）の外側表面までの熱抵抗です。

表 3. 熱抵抗


Package Type	θ_{JA}	θ_{JC}	Unit
10-Lead, 3 mm × 3 mm LFCSP	57	0.86	°C/W

ESD に関する注意



ESD（静電放電）の影響を受けやすいデバイスです。電荷を帯びたデバイスや回路ボードは、検知されないまま放電することがあります。本製品は当社独自の特許技術である ESD 保護回路を内蔵してはいますが、デバイスが高エネルギーの静電放電を被った場合、損傷を生じる可能性があります。したがって、性能劣化や機能低下を防止するため、ESD に対する適切な予防措置を講じることをお勧めします。

ピン配置およびピン機能の説明



NOTES
 1. THE EXPOSED PAD MUST BE SOLDERED TO A LARGE EXTERNAL COPPER GROUND PLANE UNDERNEATH THE IC FOR THERMAL DISSIPATION.

13366-003

図 3. ピン配置

表 4. ピン機能の説明

ピン番号	記号	説明
1	EN	レギュレータのイネーブル入力。レギュレータをディスエーブルにするには、ロジック・ローに設定します。
2	STOP	スイッチング停止入力信号。このピンがロジック・ハイの場合、レギュレータはレギュレータ・スイッチングを停止します。このピンがロジック・ローの場合、レギュレータはレギュレータ・スイッチングを再開します。
3	SYNC/MODE	同期入力ピン (SYNC)。デバイスのスイッチング周波数を外部クロックに同期するには、このピンを周波数 1.2 MHz ~ 2.5 MHz の外部クロックに接続します。 PWM またはヒステリシス・モード選択ピン (MODE)。このピンがロジック・ハイの場合、レギュレータは PWM モードで動作します。このピンがロジック・ローの場合、レギュレータはヒステリシス・モードで動作します。
4	VID	電圧設定ピン。レギュレータの出力電圧を設定するには、このピンからグラウンドへ外部抵抗 (RVID) を接続します (表 5 を参照)。
5	FB	レギュレータの帰還センシング入力。
6	VOUTOK	出力パワーグッド信号。このオープンドレイン出力は、出力電圧のパワーグッド信号です。
7	AGND	アナログ・グラウンド。
8	PGND	電源グラウンド。
9	SW	レギュレータのスイッチング・ノード出力。
10	PVIN	レギュレータの電力入力。
	EPAD	露出パッド。露出パッドは、放熱のために IC 下側の大きな外部銅グラウンド・プレーンにハンダ付けする必要があります。

代表的な性能特性

特に指定のない限り、 $V_{IN} = 3.6\text{ V}$ 、 $V_{OUT} = 2.5\text{ V}$ 、 $L = 2.2\text{ }\mu\text{H}$ 、 $C_{IN} = C_{OUT} = 10\text{ }\mu\text{F}$ 、 $f_{sw} = 2\text{ MHz}$ 、 $T_A = 25\text{ }^\circ\text{C}$ 。




図 4. ヒステリシス効率と負荷電流の関係、 $V_{OUT} = 1.2\text{ V}$




図 7. ヒステリシス効率と負荷電流の関係、 $V_{OUT} = 1.5\text{ V}$




図 5. ヒステリシス効率と負荷電流の関係、 $V_{OUT} = 1.8\text{ V}$




図 8. ヒステリシス効率と負荷電流の関係、 $V_{OUT} = 2.5\text{ V}$




図 6. ヒステリシス効率と負荷電流の関係、 $V_{OUT} = 3.3\text{ V}$




図 9. PWM 効率と負荷電流の関係、 $V_{OUT} = 1.2\text{ V}$




図 10. PWM 効率と負荷電流の関係、 $V_{OUT} = 1.5\text{ V}$




図 13. PWM 効率と負荷電流の関係、 $V_{OUT} = 1.8\text{ V}$




図 11. PWM 効率と負荷電流の関係、 $V_{OUT} = 2.5\text{ V}$




図 14. PWM 効率と負荷電流の関係、 $V_{OUT} = 3.3\text{ V}$




図 12. シャットダウン電流と V_{IN} の関係、 $EN = Low$




図 15. ヒステリシス静止電流と V_{IN} の関係、 $SYNC/MODE = Low$




図 16. 帰還電圧と温度の関係、PWM モード




図 19. 帰還電圧と温度の関係、ヒステリシス・モード




図 17. ハイサイド R_{DS(ON)H} と V_{IN} の関係




図 20. ローサイド R_{DS(ON)L} と V_{IN} の関係




図 18. ピーク電流制限と温度の関係




図 21. ピーク電流制限と V_{IN} の関係




図 22. UVLO 閾値、立上がりおよび立下がりとの関係




図 25. スイッチング周波数と VIN の関係




図 23. ヒステリシス・モードの定常波形、 $I_{LOAD} = 1 \text{ mA}$
(I_L はインダクタ電流)




図 26. PWM モードの定常波形、 $I_{LOAD} = 300 \text{ mA}$
(I_L はインダクタ電流)




図 24. ソフト・スタート、 $I_{LOAD} = 300 \text{ mA}$
(I_L はインダクタ電流)




図 27. プリチャージ機能を使用したソフト・スタート
(I_L はインダクタ電流)




図 28. ヒステリシス・モードの負荷トランジェント、
 $I_{LOAD} = 0 \text{ mA} \sim 50 \text{ mA}$




図 31. PWM モードの負荷トランジェント、
 $I_{LOAD} = 125 \text{ mA} \sim 375 \text{ mA}$




図 29. ヒステリシス・モードのライン・トランジェント、
 $I_{LOAD} = 10 \mu\text{A}$ (I_L はインダクタ電流)




図 32. PWM モードのライン・トランジェント、 $I_{LOAD} = 500 \text{ mA}$
(I_L はインダクタ電流)




図 30. ヒステリシス・モードでの入力電圧ランプ・アップおよびランプ・ダウン (I_L はインダクタ電流)




図 33. VOUTOK の機能




図 34. 出力短絡保護
(I_L はインダクタ電流)




図 37. 出力短絡回復
(I_L はインダクタ電流)




図 35. 2.5 MHz に同期




図 38. 急速出力放電機能




図 36. ヒステリシス・モードから PWM モードに切り換え、
10 mA 負荷電流




図 39. STOP スイッチング機能

動作原理

ADP5300は、10ピンLFCSPパッケージに取められた高効率な超低静止電流の降圧レギュレータで、性能およびボード・スペースに関する高度な要件を満たすことができます。このデバイスは、2.15 V ~ 6.50 Vの幅広い入力電圧範囲に直接接続でき、アルカリ・バッテリー、ニッケル水素バッテリー、リチウムイオン・バッテリーなど、さまざまな電源を使用することができます。

降圧スイッチング・レギュレータの動作モード

PWM モード

PWM モードの場合、ADP5300の降圧スイッチング・レギュレータは、内部発振器で設定された固定周波数で動作します。発振器の各サイクルの開始時に、ハイサイド MOSFET スイッチがオンになり、インダクタの両端に正の電圧を送ります。電流検知信号がピーク・インダクタ電流閾値を上回るまでインダクタ電流が増加し、ハイサイド MOSFET スイッチがオフになります。この閾値は、誤差アンプの出力によって設定されます。ハイサイド MOSFET がオフになっているときに、発振器のクロック・パルスが次の新しいサイクルを開始するまで、インダクタ電流がローサイド MOSFET を通じて減少します。

ヒステリシス・モード

ヒステリシス・モードの場合、ADP5300の降圧スイッチング・レギュレータは、固定ピーク・インダクタ電流をレギュレーションして、公称出力電圧よりもわずかに高くなるように PWM パルスで出力電圧を充電します。出力検知信号がヒステリシスの上側閾値を上回るまで出力電圧が増加した場合、レギュレータはスタンバイ・モードになります。スタンバイ・モードの場合、低静止電流および高効率性能を実現できるようにハイサイド MOSFET、ローサイド MOSFET、および大半の回路がディセーブルになります。

スタンバイ・モードになっているときに、出力コンデンサは負荷にエネルギーを供給し、ヒステリシス・コンパレータの下側閾値を下回るまで出力電圧は減少します。降圧スイッチング・レギュレータはウェイクアップして、PWM パルスを生成して再度出力を電荷します。

出力電圧はときどきスタンバイ・モードになってその後復帰するため、ヒステリシス・モードでの出力電圧リップルは PWM モードのリップルよりも大きくなります。

モード選択

ADP5300には、ヒステリシス・モードまたは PWM モードで柔軟に設定が行えるようになる SYNC/MODE ピンがあります。

SYNC/MODE ピンにロジック・ハイ・レベルが入力された場合、降圧スイッチング・レギュレータは強制的に PWM モードで動作します。PWM モードの場合、レギュレータは最大 500 mA の出力電流を供給できます。PWM モードの場合、レギュレータは低い出力リップルと出力ノイズを提供できるため、ノイズに敏感なアプリケーションに有用です。

SYNC/MODE ピンにロジック・ロー・レベルが入力された場合、降圧スイッチング・レギュレータは強制的にヒステリシス・モードで動作します。ヒステリシス・モードの場合、レギュレータはわずか 180 nA の静止電流 (typ) で出力をレギュレーションします (無負荷時)。これにより、バッテリー駆動のシステムでレギュレータをキープアライブ電源として機能させることができます。ヒステリシス・モードの場合、レギュレータは PWM モードと比べて比較的大きい出力リップルで最大 50 mA の出力電流を供給します。

動作中に、ヒステリシス・モードと PWM モードを切り替えることができます。デバイス動作中に柔軟に設定できることにより、効率的なパワー・マネージメントが可能で、システムがアクティブ・モードとスタンバイ・モードの間で切り替わるときに高効率および低出力リップル要件を満たすことができます。

発振器および同期

ADP5300は、PWM 動作モードでは一般的である 2 MHz スイッチング周波数で動作します。

ADP5300のスイッチング周波数は、周波数範囲が 1.2 MHz ~ 2.5 MHz の外部クロックに同期させることができます。ADP5300は、SYNC/MODE ピンに入力される外部クロックの存在を自動的に検出し、外部クロックの周波数になるようにスイッチング周波数に変化します。外部クロック信号が停止した場合は、自動的に内部クロックに切り替わります。

可変出力電圧および固定出力電圧

ADP5300は、1つの抵抗を VID ピンを通じて AGND に接続することで、可変出力電圧設定にすることができます。VID 検出回路はスタートアップ時に機能し、電圧 ID コードがサンプリングされて内部レジスタに保持され、次回電源がオフ/オンされるまで変更されません。さらに、ADP5300は、工場でのヒューズ調整によってプログラムされた固定出力電圧も提供します。この状態の場合は、VID ピンを PVIN ピンに接続します。

ADP5300には、出力電圧設定用に帰還抵抗分圧回路が内蔵されているため、フィードバック・ピン (FB) を出力に直接接続する必要があります。超低消費電力電圧リファレンスと内蔵されている高インピーダンス (50 M Ω (typ)) 帰還分圧ネットワークにより、低静止電流が実現されています。表 5 に、VID ピン配置による出力電圧オプションを示します。VID からグラウンドへ 1% 精度の抵抗を使用することを推奨します。

表 5. VID ピンによる出力電圧 (V_{OUT}) オプション

VID Configuration	V _{OUT} (V)	
	Factory Option 0	Factory Option 1
Short to Ground	3.0	3.1
Short to PVIN	2.5	1.3
R _{VID} = 499 k Ω	3.6	5.0
R _{VID} = 316 k Ω	3.3	4.5
R _{VID} = 226 k Ω	2.9	4.2
R _{VID} = 174 k Ω	2.8	3.9
R _{VID} = 127 k Ω	2.7	3.4
R _{VID} = 97.6 k Ω	2.6	3.2
R _{VID} = 76.8 k Ω	2.4	1.9
R _{VID} = 56.2 k Ω	2.3	1.7
R _{VID} = 43 k Ω	2.2	1.6
R _{VID} = 32.4 k Ω	2.1	1.4
R _{VID} = 25.5 k Ω	2.0	1.1
R _{VID} = 19.6 k Ω	1.8	1.0
R _{VID} = 15 k Ω	1.5	0.9
R _{VID} = 11.8 k Ω	1.2	0.8

低電圧ロックアウト (UVLO)

低電圧ロックアウト回路は、PVIN ピンの入力電圧レベルを監視します。入力電圧が 2.00 V (typ) を下回ると、レギュレータがオフになります。入力電圧が 2.06 V (typ) を上回ると、ソフト・スタート期間が開始され、EN ピンがハイ・レベルになったときにレギュレータがイネーブルになります。

イネーブル/ディスエーブル

ADP5300 には、個別のイネーブル・ピン (EN) があります。EN ピンがロジック・ハイになると、レギュレータが起動します。低静止電流設計により、レギュレータは一般的に EN ピンがハイ・レベルにプルアップされてから数ミリ秒後にスイッチングを開始します。

EN ピンがロジック・ローになると、直ちにレギュレータがディスエーブルになり、レギュレータが超低電流消費状態になります。

電流制限

ADP5300 の降圧スイッチング・レギュレータは、ハイサイド MOSFET とローサイド MOSFET を流れる電流の方向と電流の量をサイクル毎に特定のレベルに制限する保護回路を備えています。ハイサイド MOSFET の正電流制限は、入力から出力に流れることができる電流の量を制限します。ローサイド MOSFET の負電流制限は、インダクタ電流の方向が反転するのを防止し、負荷以外に流れるのを防止します。

短絡保護

ADP5300 の降圧スイッチング・レギュレータは、短絡時の電流暴走を防止する周波数フォールドバック機能を備えています。フィードバック (FB) ピンの出力電圧が 0.3 V (typ) を下回った場合は、出力が短絡している可能性があるため、スイッチング周波数 (PWM モード) が内部発振周波数の 1/4 に低減されます。スイッチング周波数の低減により、インダクタの放電時間が長くなり、出力電流の暴走を防止できます。

ソフト・スタート

ADP5300 は、スタートアップ時に制御された状態で出力電圧を上昇させることによって突入電流を制限する、ソフト・スタート機能を内蔵しています。この機能は、デバイスの入力にバッテリーまたは高インピーダンス電源を接続したときに発生する可能性のある入力電圧降下を防止します。レギュレータのデフォルトのソフト・スタート時間は 350 μ s (typ) です。

工場でのヒューズ調整で、ADP5300 に別のソフト・スタート時間 (2800 μ s) をプログラムすることもできます。

プリチャージ出力でのスタートアップ

ADP5300 の降圧スイッチング・レギュレータは、スタートアップ時にローサイド MOSFET が損傷するのを防止するプリチャージ出力スタートアップ機能を備えています。レギュレータがオンになる前に出力電圧がプリチャージされていた場合、レギュレータは、内部ソフト・スタート・リファレンス電圧が FB ピンのプリチャージ出力電圧を上回るまで、出力コンデンサを放電する逆方向のインダクタ電流が流れるのを防止します。

100% デューティ・サイクル動作

入力電圧が出力電圧に近づくと、ADP5300 はスイッチングを停止して、100% デューティ・サイクル動作になります。インダクタと内部ハイサイド・パワー・スイッチを介して出力を入力に接続します。入力電圧が再度充電され、必要なデューティ・サイクルが 95% (typ) まで低下すると、降圧スイッチング・レギュレータは、出力電圧のオーバーシュートを許可することなく、直ちにスイッチングとレギュレーションを再開します。ヒステリシス・モードの場合、ADP5300 が 100% デューティ・サイクル動作時に使用する超低静止電流はわずか 570 nA (typ) です。

アクティブ放電

ADP5300 のレギュレータには、スイッチング・ノードとグラウンドの間に、工場プログラム可能なオプションの放電スイッチが内蔵されています。このスイッチは、関連付けられているレギュレータがディスエーブルになったときにオンになり、これにより出力コンデンサがすばやく放電されるようになります。レギュレータの放電スイッチの代表値は、290 Ω です。

デフォルトでは、放電機能はディスエーブルになっています。アクティブ放電機能は、工場でのヒューズ調整でイネーブルにできます。

VOUTOK の機能

ADP5300 は、降圧スイッチング・レギュレータが正常動作しているときにアクティブ・ハイになるオープンドレイン・パワーグッド出力 (VOUTOK ピン) を備えています。デフォルトでは、VOUTOK ピンは出力電圧を監視します。VOUTOK ピンがロジック・ハイになっていることは、降圧スイッチング・レギュレータのレギュレーション出力電圧が公称出力の 90% (typ) を上回っていることを示します。降圧スイッチング・レギュレータのレギュレーション出力電圧が公称出力の 87% (typ) を下回り、その状態が約 10 μ s の遅延時間を超えて続いている場合は、VOUTOK ピンがロー・レベルになります。

スイッチング停止

ADP5300には、ヒステリシス・モードでレギュレータのスイッチングを一時的に停止可能な停止入力ピン (STOP) があります。

STOP ピンにロジック・ハイ・レベルが入力された場合、降圧スイッチング・レギュレータはスイッチングを即座に停止します。STOP ピンにロジック・ロー・レベルが入力された場合、降圧スイッチング・レギュレータはスイッチングを再開します。STOP 信号がハイ・レベルになってスイッチングが完全に停止するまで、数十ナノ秒の遅延時間が発生します。

一部のバッテリー駆動のシステムでは、マイクロコントローラ・ユニット (MCU) でレギュレータに STOP 信号を送信してスイッチングを停止することができます。この後、レギュレータは出力コンデンサを使用して負荷に給電します。この間、データ変換、RF データ伝送、およびアナログ・センシングなどのノイズに敏感な回路にとって有益な、ノイズの少ないシステム環境を実現できます。ノイズに敏感な回路がタスクを完了したら、MCU でレギュレータを制御して、スイッチング・レギュレーション・モードを再開できます。必要に応じて、VOUTOK 信号は、システムをラッチ・アップできなくなるほど出力電圧が降下した場合にそれを監視できます。図 40 に、ADP5300 での STOP スwitching 動作のステータスを示します。

EN ピンがハイ・レベルにプルアップされてレギュレータがイネーブルになると STOP 信号制御が有効になり、EN ピンがロジック・ローになると STOP 信号が無視されます。




図 40. STOP スwitching 動作のステータス

サーマル・シャットダウン

ADP5300 のジャンクション温度が 142 °C を上回ると、サーマル・シャットダウン回路により内部リニア電圧レギュレータを除く IC がオフになります。極端なジャンクション温度は、高電流動作、低品質な回路基板設計、高い周囲温度によって発生します。15 °C のヒステリシスが含まれているため、ADP5300 は、サーマル・シャットダウン後、ジャンクション温度が 127 °C を下回らないと動作に復帰しません。デバイスがサーマル・シャットダウンから復帰すると、イネーブルになっている各チャネルのソフト・スタートが開始されます。

アプリケーション情報

ここでは、ADP5300 の外部部品の選択について説明します。代表的なアプリケーション回路を図 41 に示します。




図 41. 代表的なアプリケーション回路

外部部品の選択

ADP5300 は、2.2 μ H インダクタと 10 μ F 出力コンデンサとともに、クロード・ループ補償回路および適応型スロープ補償回路を使用してさまざまな出力電圧で動作するように最適化されています。部品の選択は、効率、負荷電流トランジェント、およびその他のアプリケーション要件によって決まります。選択する外部部品によって、効率と過渡応答などの性能パラメータ間のトレードオフが生じます。

インダクタの選択

ADP5300 の高スイッチング周波数により、小型の表面実装パワー・インダクタを使用できます。効率は選択したインダクタの DC 抵抗 (DCR) 値の影響を受けます。また、高スイッチング周波数によりコアの温度上昇が大きくなり、コア損失が大きくなるため、磁鉄インダクタではなく多層インダクタを選択することをお勧めします。

インダクタの DC 電流定格の最小要件は、最大負荷電流値にインダクタ電流リップル (ΔI_L) の半分の値を足した値に等しいことです。

$$\Delta I_L = V_{OUT} + \left(\frac{1 - \frac{V_{OUT}}{V_{IN}}}{L \times f_{SW}} \right)$$

$$I_{PK} = I_{LOAD(MAX)} + \left(\frac{\Delta I_L}{2} \right)$$

表 6 に示しているベンダーのインダクタ・シリーズを使用してください。

出力コンデンサ

出力容量は、電圧オーバーシュート、電圧アンダーシュート、および出力に存在するリップル電圧を最小限に抑えるのに必要です。等価直列抵抗 (ESR) 値が低いコンデンサでは、出力リップルが最も低くなります。さらに、X5R または X7R 誘電コンデンサなどのコンデンサを使用してください。Y5V または Z5U コンデンサは使用しないでください。これらは温度に対する容量変化が大きいことと、DC バイアス電圧が変化することにより、適切なコンデンサではありません。ESR は重要であるため、次の式を使用してコンデンサを選択してください。

$$ESR_{COUT} \leq \frac{V_{RIPPLE}}{\Delta I_L}$$

ここで、

ESR_{COUT} は、選択したコンデンサの ESR。

V_{RIPPLE} は、ピーク to ピーク出力電圧リップル。

出力コンデンサ値を増やしても安定性に影響はなく、出力リップルが低減して、負荷過渡応答が向上します。出力コンデンサ値を選択する場合は、出力電圧 DC バイアスによる容量損失を考慮することは重要です。

表 7 に示しているベンダーのコンデンサ・シリーズを使用してください。

表 6. 推奨インダクタ

Vendor	Model	Inductance (μ H)	Dimensions (mm)	DCR (m Ω)	I_{SAT}^1 (A)
TDK	MLP2016V2R2MT0S1	2.2	2.0 × 1.6 × 0.85	280	1.0
Würth	74479889222	2.2	2.5 × 2.0 × 1.2	250	1.7
Coilcraft	LPS3314-222MR	2.2	3.3 × 3.3 × 1.3	100	1.5

¹ I_{SAT} は、インダクタンスの値が、電流が流れていないときの値から 30% (typ) 低下する DC 電流。

表 7. 入力コンデンサと出力コンデンサ

Vendor	Model	Capacitance (μ F)	Size
Murata	GRM188D71A106MA73	10	0603
Murata	GRM21BR71A106KE51	10	0805
Murata	GRM31CR71A106KA01	10	1206

入力コンデンサ

入力コンデンサは、入力電圧リップル、入力リップル電流、およびソース・インピーダンスを低減させるのに必要です。入力コンデンサはPVINピンのできるだけ近くに配置してください。低ESRのX7RまたはX5Rコンデンサを使用して入力電圧リップルを最小限に抑えることを強くお勧めします。次の式を使用して、rms入力電流を計算します。

$$I_{RMS} \geq I_{LOAD(MAX)} \sqrt{\frac{V_{OUT}(V_{IN} - V_{OUT})}{V_{IN}}}$$

ほとんどのアプリケーションでは10 μ Fコンデンサで十分です。入力コンデンサを大きなものにすれば、優れた入力電圧フィルタリングを実現できます。入力コンデンサの大きさに制限はありません。

効率

効率は、入力電力に対する出力電力の割合です。高効率なADP5300には、次の2つの利点があります。1つは、DC/DCコンバータ・パッケージで失われる電力が少量であるため、熱に関する制約が少なくなることです。もう1つは、高効率であることにより特定の入力電力で最大出力電力を得られるため、ポータブル・アプリケーションのバッテリー寿命を延ばせることです。

電力スイッチ導通損失

電力スイッチDC導通損失は、それぞれに内部抵抗 ($R_{DS(ON)}$)があるハイサイドPチャンネル電力スイッチおよびローサイドNチャンネル同期型整流器を出力電流が流れることによって発生します。次の式で、電力損失量の近似値を求めることができます。

$$P_{SW_COND} = (R_{DS(ON)H} \times D + R_{DS(ON)L} \times (1 - D)) \times I_{OUT}^2$$

ここで、

$$D = \frac{V_{OUT}}{V_{IN}}$$

電力スイッチの内部抵抗は、温度とともに大きくなります。また、入力電圧の低下とともに大きくなります。

インダクタ損失

インダクタ導通損失は、内部DCRがあるインダクタを流れる電流によって発生します。サイズが大きいインダクタのほうがDCRが小さいため、インダクタ導通損失を小さくすることができます。インダクタ・コア損失は、コア材料の透磁率に関係します。ADP5300は、高スイッチング周波数DC/DCレギュレータであるため、低コア損失および低電磁干渉(EMI)特性を備えたシールド・フェライト・コア材料を使用することをお勧めします。

インダクタの総電力損失量を見積もるには、次の式を使用します。

$$P_L = DCR \times I_{OUT}^2 + \text{コア損失}$$

ドライバ損失

ドライバ損失は、ドライバが電力デバイスをスイッチング周波数でオン/オフする際に流れる電流によって発生します。電力デバイスのゲートがオン/オフになるたびに、ドライバは入力電源からゲートに電荷を移動し、その後ゲートからグラウンドに電荷を移動します。

ドライバ損失を見積もるには、次の式を使用します。

$$P_{DRIVER} = (C_{GATE_H} + C_{GATE_L}) \times V_{IN}^2 \times f_{SW}$$

ここで、

C_{GATE_H} は、内部ハイサイド・スイッチのゲート容量。

C_{GATE_L} は、内部ローサイド・スイッチのゲート容量。

f_{SW} は、PWMモードでのスイッチング周波数。

ゲート容量の代表値は、 C_{GATE_H} が69 pF、 C_{GATE_L} が31 pFです。

遷移損失

遷移損失は、Pチャンネル・スイッチが瞬時にターン・オン/ターン・オフできないことによって発生します。スイッチ・ノードの遷移中は、電力スイッチはすべてのインダクタ電流を供給します。電力スイッチのソース/ドレイン間電圧は入力電圧の半分になり、結果として電力損失が発生します。遷移損失は、負荷電流と入力電圧とともに増大し、各スイッチング・サイクルで2回発生します。

遷移損失を見積もるには、次の式を使用します。

$$P_{TRAN} = V_{IN}/2 \times I_{OUT} \times (t_r + t_f) \times f_{SW}$$

ここで、

t_r は、SWノードの立上がり時間。

t_f は、SWノードの立下がり時間。

立上がり時間 (t_r) と立下がり時間 (t_f) の代表値は、2 nsです。

推奨回路基板レイアウト





図 42. 代表的な PCB レイアウト

代表的なアプリケーション回路


ADP5300 は、キープアライブの超低消費電力降圧レギュレータとして使用してバッテリー寿命を延ばしたり (図 43 を参照)、マイクロコントローラやプロセッサによって制御されるバッテリー駆動の機器やワイヤレス・センサー・ネットワーク (図 44 を

参照) として使用したりできます。STOP スイッチング機能により、ノイズに敏感なアプリケーション用のノイズの少ないシステム環境を実現できます。



13396-043

図 43. 代表的な ADP5300 アプリケーション、リチウムイオン・バッテリーを使用、STOP スイッチング機能を装備



13396-044

図 44. 代表的な ADP5300 アプリケーション、2 個のアルカリ/ニッケル水素バッテリーを使用

工場プログラム可能なオプション

デフォルト・オプション以外のオプションでデバイスを注文される場合は、アナログ・デバイセズの担当営業または代理店にお問い合わせください。

表 8. 出力電圧 VID 設定オプション

オプション	説明
オプション 0	次の出力電圧に設定するための VID 抵抗: 1.2 V、1.5 V、1.8 V、2.0 V、2.1 V、2.2 V、2.3 V、2.4 V、2.5 V、2.6 V、2.7 V、2.8 V、2.9 V、3.0 V、3.3 V、3.6 V、または 3.3 V (デフォルト)。
オプション 1	次の出力電圧に設定するための VID 抵抗: 0.8 V、0.9 V、1.0 V、1.1 V、1.3 V、1.4 V、1.6 V、1.7 V、1.9 V、3.1 V、3.4 V、3.9 V、4.2 V、4.5 V、5.0 V。

表 9. 出力放電機能のオプション

オプション	説明
オプション 0	降圧スイッチング・レギュレータの出力放電機能ディスエーブル (デフォルト)
オプション 1	降圧スイッチング・レギュレータの出力放電機能イネーブル

表 10. ソフト・スタート時間のオプション

オプション	説明
オプション 0	350 μ s (デフォルト)
オプション 1	2800 μ s

外形寸法




図 45. 10 ピン・リード・フレーム・チップ・スケール・パッケージ [LFCSP_WD]
 3 mm × 3 mm ボディ、極薄、デュアル・リード
 (CP-10-9)
 寸法単位: mm

オーダー・ガイド

Model ¹	Temperature Range	Package Description	Package Option
ADP5300ACPZ-1-R7	-40°C to +125°C	10-Lead Lead Frame Chip Scale Package [LFCSP_WD] with Output Discharge	CP-10-9
ADP5300ACPZ-2-R7	-40°C to +125°C	10-Lead Lead Frame Chip Scale Package [LFCSP_WD] Without Output Discharge	CP-10-9
ADP5300-EVALZ		Evaluation Board	

¹ Z = RoHS 準拠製品。