

ADP3310

特長

- ライン、ロードおよび温度に対して±1.5%の精度
- 低電力消費のBiCMOSデバイス：ゼロ入力電流800 μA
- シャットダウン電流：1 μA (Typ)
- 10 μFのロード・キャパシタを使うだけで安定
- 入力電圧動作範囲は+2.5 ~ +15V
- 固定出力電圧オプション：2.8V、3V、3.3V、5V
- 最大出力電流10A
- SO-8パッケージ
- 動作温度範囲：-40 ~ +85
- ゲート、ソースクランプ保護回路内蔵
- 電流および温度の制限機能
- 電流制限がプログラム可能
- フォールドバック電流制限機能

アプリケーション

- デスクトップ・コンピュータ
- 携帯機器
- 携帯電話
- バッテリー駆動のシステム
- ソーラー電源機器
- 高効率リニア電源
- バッテリー・チャージャ

概要

ADP3310は高精度の電圧レギュレータ・コントローラで、パワーPMOSデバイスNDP6020Pなどと併用して、2つのチップでロー・ドロップアウトのリニア・レギュレータを構成することができます。ゼロ入力電流は800 μAと低く、イネーブル端子もあるのでバッテリー駆動のシステムには最適なデバイスです。NDP6020Pと併用した場合でドロップアウト電圧は1 Aでわずか70 mVと低く、最低のヘッドルームで動作してバッテリー寿命を延ばすことができます。ADP3310と一緒に使う外付けPMOSデバイスを選択することによって、広い範囲の電流をドライブすることができます。

このデバイスのさらなる特長として、ライン、ロードおよび温度に対して±1.5%と高精度で、ゲート～ソース間電圧をクランプすることで併用のMOSFETを保護し、フォールドバック電流制限をします。電流制限スレッシュホールド電圧は50 mV (通常値)で、PCボードのトレース抵抗を50 mΩとすると、1 Aが電流の制限値になります。

ADP3310のパッケージは小型のSO-8で、2.5 Vから15 Vの広い入力電圧レンジで使用できます。

機能ブロック図





図1. 標準的なアプリケーション回路

ADP3310 仕様 (特に指定のない限り、 $V_{IN} = V_{OUT} + 1V$ 、 $T_A = -40 \sim +85$)

パラメータ	条 件	シンボル	Min	Typ	Max	単位
出力電圧精度(図1)	$V_{IN} = V_{OUT} + 1V \sim 15V$ $V_{EN} = 2V$, $I_{OUT} = 10mA \sim 1A$	V_{OUT}	-1.5	+1.5	%	
ゼロ入力電流						
シャットダウン・モード	$V_{EN} = 0V$	I_{GND}		1	10	μA
ノーマル・モード	$V_{EN} = 2V$, $I_{OUT} = 500\mu A$	I_{GND}		800	1000	μA
クランプ電圧(ゲート~ソース)	$V_{OUT} = 0V$, $V_{IN} = 15V$			8	10	V
ゲート・ドライブ最小電圧				0.7		V
ゲート・ドライブ電流(シンク/ソース)			1			mA
ゲイン(V_{GS} / V_{OUT})				80		dB
カレント・リミット・スレッシュホールド電圧	$V_{IN} - V_{IS}$		40	50	80	mV
ロード・レギュレーション	$I_{OUT} = 10mA \sim 1A$		-10		10	mV
ライン・レギュレーション	$V_{IN} = V_{OUT} + 1V \sim 15V$ $I_{OUT} = 100mA$		-10		10	mV
シャットダウン入力電圧	V_{IH} V_{IL}	V_{EN}	2.0		0.4	V V
シャットダウン入力電流	$V_{EN} = 0V \sim 5.0V$	I_{EN}	-2		+2	μA

注
仕様は、予告なしに変更することがあります。

絶対最大定格*

入力電圧 V_{IN}	+20V
イネーブル入力電圧	0.3V ~ $V_{IN} + 0.3V$
動作接合部温度範囲	-55 ~ +125
ストレージ温度範囲	-65 ~ +150
リード温度(ハンダ付 10秒)	+300
気相(60秒)	+215
赤外線(15秒)	+220

* 上記はストレス定格のみを示します。これらの限度を超えた使用は、デバイスを永久的に破壊する場合があります。

注意

ESD(静電放電)の影響を受けやすいデバイスです。4000Vもの高圧の静電気が人体やテスト装置に容易に帯電し、検知されことなく放電されることもあります。このADP3310には当社独自のESD保護回路を備えていますが、高エネルギーの静電放電にさらされたデバイスには回復不能な損傷が残ることもあります。したがって、性能低下や機能喪失を避けるために、適切なESD予防措置をとるようお奨めします。



ADP3310

オーダー・ガイド

型名	出力電圧	パッケージ・オプション
ADP3310AR-2.8	2.8 V	SO-8
ADP3310AR-3	3.0 V	SO-8
ADP3310AR-3.3	3.3 V	SO-8
ADP3310AR-5	5.0 V	SO-8

SO = 小型パッケージ


5Vから16.5Vの範囲で、別の出力電圧に関しては、アナログ・デバイスにお問い合わせください(オプション)。

1.8Vと2.5Vの出力電圧については、ADP3319のデータシートをご参照ください。

可変の出力電圧については、ADP3328のデータシートをご参照ください。

ピン構成

SO-8



ピン機能の説明

ピン	名称	機能
1	IS	電流をセンス(感知)します。パワー・MOSFETのソース・ピンとセンス抵抗のマイナス側に接続します。電流制限機能を使用しない場合は、ISは V_{IN} ピンにつないでください。
2,6	NC	使用しません。
3	GATE	外付けMOSFETのゲートをドライブします。
4	V_{IN}	電圧の入力です。電流センス抵抗のプラス側に接続します。
5	V_{OUT}	出力電圧センス。このピンはMOSFETのドレーンと、最適な負荷レギュレーションを得るために負荷に直接つなぎます。10 μ Fまたはそれ以上のキャパシタでグラウンドにバイパスします。
7	GND	デバイス・グラウンド。このピンは負荷にもっとも近いシステム・グラウンドに接続します。
8	EN	イネーブル。このピンをロジック“high”にするか、あるいは入力電圧に接続すると出力が出ます。ロジック“low”にすると、レギュレータ出力は出ません。

表 . ADP3310ファミリーの他のデバイス

型名	出力電圧	パッケージ・オプション
ADP3319AR-1.8	1.8 V	SO-8
ADP3319AR-2.5	2.5 V	SO-8
ADP3328AR	可変	SO-8

表 . 代替PMOSデバイス

PMOS	NDP6020P	IRF7404	Si9434DY
製造メーカー	Fairchild	IR	Temic
$R_{DS(ON)}$	0.075 @ $V_{GS} = -2.5V$	0.06 @ $V_{GS} = -2.7V$	0.06 @ $V_{GS} = -2.5V$
I_D (連続@25)	- 27A@ $V_{GS} = -4.5V$	- 5.3A@ $V_{GS} = -4.5V$	- 6.4A
P_D @25	75W	1.6W	2.5W
負荷軽減率	0.5W/	0.011W/	1.6W@70
パッケージ	TO-220型	SO-8型	SO-8型

ADP3310 代表的な性能特性 (図1の回路)




図2. V_{OUT} 対 I_{LOAD} ($V_{IN} = 5V$)




図5. I_{GND} 対 V_{IN} ($I_{LOAD} = 10mA$)




図3. V_{OUT} 対 V_{IN} ($I_{LOAD} = 1A$)




図6. I_{GND} 対 V_{IN} ($I_{LOAD} = 1A$)




図4. V_{OUT} 対 V_{IN} ($I_{LOAD} = 10mA$)




図7. I_{GND} 対 I_{LOAD} ($V_{IN} = 5V$)




図8．ゼロ入力電流対温度




図11．ロード・トランジェント応答




図9．パワーアップ/パワーダウン




図12．リップル除去




図10．ライン・トランジェント応答(ロード・10μF)




図13．フォールドバック電流

ADP3310

アプリケーション情報

ADP3310は使い方がたいへん簡単です。Pチャンネル・パワーMOSFETと出力につける小さいキャパシタ(コンデンサ)だけで、ウルトラロー・ドロップアウト・レギュレータを構成できます。費用もあまりかかりません。ADP3310コントローラを使うメリットは、パスポズMOSFETをドライブすることでレギュレートした高電流出力が得られることです。

FETの選択

パス・トランジスタのタイプと大きさは、スレッシュホールド電圧、入出力電圧の差、およびロード(負荷)電流によって決まります。PMOSについては、求める電気特性と温度特性を充たす製品を選んでください。表は各メーカーが出しているPMOSデバイスのリストの一部分です。コントローラが供給する V_{GS} が、最も悪い条件(温度や製造誤差)で、FETを“on”にする最大電圧値を求めるにあたって、得られる V_{GS} の最大電圧値を計算する必要があります。

V_{GS} の最大電圧値は次のように計算します。

$$(1) V_{GS} = V_{IN} - V_{BE} - I_{OMAX} \times R_S$$

I_{OMAX} = 最大出力電流

R_S = 電流センス抵抗

V_{BE} ~ 0.7 V (室温)

~ 0.5 V (高温)

~ 0.9 V (低温)

例: $V_{IN} = 5\text{ V}$ 、 $V_O = 3.3\text{ V}$ 、 $I_{OMAX} = 3\text{ A}$ 、

$$V_{GS} = 5\text{ V} - 0.7\text{ V} - 3\text{ A} \times 11\text{ m} = 4.27\text{ V}$$

式(1)はゲート・ソース間のクランプ電圧以下のゲート・ソース間電圧に適用します。

$$(2) V_{DS} = V_{IN} - V_O$$

$$V_{DS} = 5\text{ V} - 3.3\text{ V} = 1.7\text{ V}$$

$V_{IN} = 5\text{ V}$ のとき、FETロジック・レベルを考える必要があります。

$V_{IN} > 5\text{ V}$ のとき、ロジック・レベルあるいはスタンダードMOSFETを使います。

V_{IS} と $V_{OUT}(V_{DS})$ の差は、ロード電流とFETの“on”抵抗による電圧降下よりも大きくなければなりません。安全率を含めMOSFETの V_{GS} は、式(1)で計算した値の1.5倍低く設定してください。また回路がグラウンドとショートした場合を考えて、MOSFETはその最大ショート回路電流を伝導できなければなりません。このような基準に沿ってMOSFETを選んでください。MOSFETが基準を充たしていない場合は、別のパス・デバイスが必要になります。FETのカタログに十分なデータがない場合は、FETのメーカーに問い合わせてください。

熱設計

FETの接合部温度と最大周囲温度間における最大許容熱抵抗値を考慮し、使用するFETのパッケージ・タイプを決めてください。PCボードでヒートシンクとしての1インチ角の銅面エリアは、通常SOT-223型パッケージで $J_A \sim 60\text{ /W}$ 、SO-8型パッケージで $J_A \sim 80\text{ /W}$ の効果がありません。十分に低い熱抵抗を必要とする場合はD²PAK型がTO-220型のパッケージがお勧めです。

通常のアプリケーションではFETはPCボードに直接取り付けます。しかしハイパワーでのアプリケーションの場合は、満足な J_A を得るために、適切な外づけのヒートシンクを取りつけてください。

$V_{IN} = 5\text{ V}$ 、 $V_O = 3.3\text{ V}$ 、 $I_O = 3\text{ A}$ のときの熱抵抗値を計算します。

$$J_A = \frac{T_J - T_{AMBMAX}}{V_{DSMAX} \times I_{OMAX}}$$

T_J = 接合部温度

T_{AMBMAX} = 最大周囲温度

V_{DSMAX} = ドレイン・ソース間の最大電圧

I_{OMAX} = 最大出力電流

$$J_A = \frac{125 - 50}{1.7 \times 3} = 14.7\text{ /W}$$

これほど J_A が低いPFETは、Fairchild社の製品にPチャンネルFETのNDP6020Pがあります。NDP6020Pはヒートシンクも取り付けられるTO-220型パッケージで、このようなデバイスが必要です。必要な外づけのヒートシンクは、次のように計算します。

$$C_A = J_A - J_C$$

C_A = ケース・周囲間の熱抵抗値

J_A = 接合部・周囲間の熱抵抗値

J_C = 接合部・ケース間の熱抵抗値

$J_C = 2\text{ /W}$ (NDP6020Pの場合)

$$C_A = 14.7\text{ /W} - 2\text{ /W} = 12.7\text{ /W}$$

安全率も含め、回路がショートした場合に備え、 C_A が計算値の半分以下のヒートシンクを使用してください。自然対流環境の場合は、Aavid Engineering社製3インチ長のタイプ63020イクストルージョンのような大型ヒートシンクが必要です。

外部キャパシタ

ADP3310はキャパシタのESR(等価直列抵抗)の最小値には関係なく、品質にさえ問題がなければ事実上どんなキャパシタでも安定に動作します(anyCAP™)。実質的なキャパシタ値とそれに付随するESR値は g_m と外付けPMOSデバイスの容量で決まります。出力側に10 μF キャパシタをつければ、10Aまでの出力電流を十分安定化します。もし高電流出力でサージが予想される場合は、もう少し大きい容量のキャパシタを使います。出力に低いリップルを必要とする場合は、積層セラミック・キャパシタやOSCONのようなESRが非常に低いキャパシタ(ESR値=0)を使用されと良いでしょう。それほどの必要がない場合は普通のタンタル型か、電解型が適しています。しかし電解キャパシタを使用する場合は、温度特性が求める条件を充たしているかどうかを確認してください。電解型は高温になると、性能がかなり下がります。

シャットダウン・モード

ENピンにTTL“high”信号をかけるか、ENピンを入力ピンに接続すると出力が出ます。ENピンをロジック“low”にするか、ENピンをグラウンドに接続すると出力は出ません。シャットダウン・モードでは、コントローラのゼロ入力電流は1 μA 以下に下がります。

ゲート・ソース間のクランプ

8Vのゲート・ソース間の電圧クランプは、突然出力がグラウンドにショートした場合などに対し、MOSFETを保護するために備えています。またこれにより、最近の低いオンステート抵抗値($R_{DS(ON)}$)のFETが使えるようになりました。

ショート時の回路保護

回路が短絡状態になっても、フォールドバックタイプの電流制限が電流を著しく抑えますので、パワーFETは保護されます。

電流センス抵抗

電流制限スレッシュホールド電圧を測っている電流センス抵抗(R_S)により、電流制限が行われます。電流制限センス抵抗 R_S は次のように計算されます。

$$R_S = \frac{0.05}{(1.5 \times I_O)}$$

* anyCAPはAnalog Devices, Inc.の商標です。

電流制限スレッシュホールド電圧 = 0.05 V

安全率 = 1.5

I_o = 出力電流

電流制限回路が必要なければ、 R_s も必要ありません。その場合はISピンと入力ピンをショートしてください。

高電流アプリケーションで、最も簡単で費用がかからないセンス抵抗は、PCボードのトレースを利用する方法です(図1参照)。銅トレースの温度に対する依存性、およびトレースの厚み誤差は、考慮に入れる必要があります。銅の抵抗率は+0.39%/の正の温度係数を持っています。銅の温度係数は絶対温度に比例する(PTAT)電流制限電圧と相まって、正確な電流制限を実現します。表にPCボード銅トレースの抵抗値を示します。もちろんボード表面に取り付ける電流センス用の抵抗もKRL社から出ており、これを使うこともできます。

PCボードのレイアウトについて

最適な電圧レギュレーションのために、ロードはデバイスの V_{OUT} およびGNDピンに、できるだけ近づけて配置してください。PCBトレースに関しては、トレースに流れる大電流による電圧降下を避けるために、MOSFETのドレインをロードのプラス側に、GNDをロードのマイナス側に接続する配置でトレースしてください。

アプリケーション回路

標準的な3A・LDO回路

通常の+5V電源からADP3310とパワーMOSFETを使って、最近のCPUやマイクロプロセッサ用の電源を、たいへん安価に作るができます(図14参照)。この回路は、ドロップアウトが少ない10Aから3Aまでの高スイッチングのロード電流を出力します。高スイッチングのロード電流のため、出力のキャパシタは高リップル電流が扱えるOSCONか、Sprague社から出ている特別なタンタル・キャパシタ(593D)をお使いください。

表 . プリント回路の銅トレース抵抗

銅トレースの厚み	銅トレースの幅 (インチ)	抵抗値(m /ln)
18 μ m	0.025	39.3
	0.050	19.7
	0.100	9.83
	0.200	4.91
	0.500	1.97
35 μ m	0.025	19.7
	0.050	9.83
	0.100	4.91
	0.200	2.46
	0.500	0.98
70 μ m	0.025	9.83
	0.050	4.91
	0.100	2.46
	0.200	1.23
	0.500	0.49
106 μ m	0.025	6.5
	0.050	3.25
	0.100	1.63
	0.200	0.81
	0.500	0.325




図14 . 標準的な3A・LDOレギュレータ回路




図15 . SOIC PMOSによる高電流ポスト・レギュレータ

ADP3310

SOIC PMOSによる高電流ポスト・レギュレータ

スイッチ・モード電源のポスト・レギュレーションをPMOSとSO-8パッケージで行うと、電圧のピークトゥピーク・リップルを大幅に減少することができます。低いゼロ入力電流による定常的なドロップアウト電圧は、電圧のレギュレートをより能率的に行い、バッテリー寿命を大きく延ばすことができます。図16で、上の波形がスイッチング・レギュレータの出力で、下の波形がポスト・レギュレータの出力です。




図16

外形寸法
サイズはインチと(mm)で示します。
8ピン小型パッケージ
(SO-8)

