

ADM690A/ADM692A/ADM802L/M/ADM805L/M

特長

高精度電圧モニター

4.65 V : ADM690A/ADM802L/ADM805L
 4.40 V : ADM692A/ADM802M/ADM805M
 $V_{CC} = 1V$ まで有効なリセット信号を出力
 リセット・タイムアウト間隔 - 200 m秒
 ウォッチドッグ・タイマ - 1.6秒

100 μ Aの静止電源電流

自動バッテリー・バックアップ電源スイッチング

電源異常監視用の電圧モニター

ADM802L/Mで $\pm 2\%$ の電源異常検出精度

小型のマイクロSOICパッケージ(ADM690A)

アプリケーション

マイクロプロセッサ・システム
 コンピュータ
 コントローラ
 インテリジェント機器

概要

ADM690A/ADM692A/ADM802L/M/ADM805L/M監視回路ファミリは、マイクロプロセッサ・システムの電源モニタ処理とバッテリー制御機能を1チップ内に収めた製品です。マイクロプロセッサのリセット、バックアップ・バッテリーの切り換え、ウォッチドッグ・タイマ、電源異常警報機能等を備えています。

ADM690A/ADM692A/ADM802L/M/ADM805L/Mは、全て8ピン・パッケージに実装されており、以下の機能を備えます。


1. 電源起動時、パワーダウン時、および節電状態中にパワーオン・リセット信号を出力します。RESET出力は、 V_{CC} が1Vでも動作し続けます。
2. CMOS RAM、CMOSマイクロプロセッサまたは他の低消費電力デバイス用のバッテリー・バックアップスイッチング機能。
3. オプションのウォッチドッグ・タイマが規定された1.6秒内にトグルされない場合、リセット・パルスを出力。
4. 電源異常警報、低バッテリー検出、または+5V以外の電源モニター用の1.25Vスレッシュホールド検出回路。

ADM690A/ADM802L/ADM805Lのリセット・スレッシュホールド電圧は、4.65Vです。またADM692A/ADM802M/ADM805Mのリセット・スレッシュホールド電圧は、4.40Vです。

ADM802LとADM802Mの電源異常時の電圧検出精度は $\pm 2\%$ です。

ADM805L/Mは、RESETの代わりにアクティブHIのリセット出力(RESET)を備えています。

機能ブロック図



*ADM692A/ADM802M/ADM805Mの場合は4.4V
 () = ADM805L/Mのみ

この製品ファミリは、低い消費電力と高い信頼性を持つ革新的なエピタキシャルCMOSプロセスで製造されています。 V_{CC} の電圧が1VでもRESET信号を出力します。

またこの製品ファミリは、MAX690A/MAX692A/MAX802L/MAX802M/MAX805Lとピンの互換性があるアップグレード製品です。

全製品は、8ピンのDIPおよびSOICパッケージで供給されます。さらにADM690Aは新しい小型のマイクロSOICパッケージでも供給されます。

ADM690A/ADM692A/ADM802L/M/ADM805L/M

(特に指定のない限り $V_{CC} = 4.75\text{ V} \sim 5.5\text{ V}$ (ADM690A/ADM802L/ADM805L), $V_{CC} = 4.5\text{ V} \sim 5.5\text{ V}$ (ADM692A/ADM802M/ADM805M), $V_{BATT} = +2.8\text{ V}$, $T_A = T_{MIN} \sim T_{MAX}$)

パラメータ	Min	Typ	Max	単位	テスト条件 / 備考
V_{CC}/V_{BATT} 切り換え動作¹					
V_{CC} 動作電圧範囲	1.0		5.5	V	
電源電流 (I_{OUT} を除いて)		70	100	μA	
バッテリー・バックアップ・モードでの電源電流		0.05	1.0	μA	$V_{CC} = 0\text{ V}$, $V_{BATT} = 2.8\text{ V}$
バッテリー・スタンバイ電流 (+ = 放電、- = 充電)	- 0.1		+ 0.02	μA	$5.5\text{ V} > V_{CC} > V_{BATT} + 2.0\text{ V}$
V_{OUT} 出力電圧	$V_{CC} - 0.02$	$V_{CC} - 0.01$		V	$I_{OUT} = 5\text{ mA}$
	$V_{CC} - 0.5$	$V_{CC} - 0.05$		V	$I_{OUT} = 50\text{ mA}$
		$V_{CC} - 0.02$		V	$I_{OUT} = 250\text{ mA}$
バッテリー・バックアップ・モードでの V_{OUT}	$V_{BATT} - 0.05$	$V_{BATT} - 0.002$		V	$I_{OUT} = 250\text{ }\mu\text{A}$, $V_{CC} < V_{BATT} - 0.2\text{ V}$
バッテリー切り換えスレッシュヨルド		20		mV	電源起動
		- 20		mV	パワーダウン
バッテリー切り換えヒステリシス		40		mV	
リセット・スレッシュヨルド					
リセット電圧スレッシュヨルド					
ADM690A, ADM802L, ADM805L	4.5	4.65	4.75	V	$T_A = 25$ 、 V_{CC} 低下
ADM692A, ADM802M, ADM805M	4.25	4.4	4.5	V	$T_A = 25$ 、 V_{CC} 低下
ADM802L	4.55		4.7	V	
ADM802M	4.30		4.45	V	
リセット・スレッシュヨルド・ヒステリシス		40		mV	
V_{CC} から RESET の遅延	140	200	280	ms	
RESET 出力電圧	$V_{CC} - 1.5$			V	$I_{SOURCE} = 800\text{ }\mu\text{A}$
			0.4	V	$I_{SINK} = 3.2\text{ mA}$
			0.3	V	$I_{SINK} = 100\text{ }\mu\text{A}$, $V_{CC} = 1\text{ V}$
RESET 出力電圧	0.8			V	$I_{SOURCE} = 4\text{ }\mu\text{A}$, $V_{CC} = 1\text{ V}$
	$V_{CC} - 1.5$			V	ADM805L/M, $I_{SOURCE} = 800\text{ }\mu\text{A}$
			0.4	V	ADM805L/M, $I_{SINK} = 3.2\text{ mA}$
ウォッチドッグ・タイマ					
ウォッチドッグ・タイムアウト間隔	1.0	1.6	2.25	s	
WDI 入力パルス幅	50			ns	$V_{IL} = 0.4$, $V_{IH} = 0.8 (V_{CC})$
WDI 入力スレッシュヨルド					
ロジック LO			0.8	V	
ロジック HI	3.5			V	
WDI 入力電流			10	μA	$WDI = V_{CC}$
	- 10			μA	$WDI = 0\text{ V}$
電源低下検出回路					
RFI 入力スレッシュヨルド	1.20	1.25	1.30	V	ADM690A, ADM692A, ADM805L/M
	1.225	1.25	1.275	V	ADM802L/M
PFI 入力電流	- 25	0.01	+ 25	nA	
PFO 出力電圧	$V_{CC} - 1.5$			V	$I_{SOURCE} = 800\text{ }\mu\text{A}$
			0.4	V	$I_{SINK} = 3.2\text{ mA}$

注意

¹ V_{CC} または V_{BATT} のいずれかの電圧が +2.0 V を超える場合、他方の電圧を 0 V にできます。仕様は、予告無しに変更する場合があります。

ADM690A/ADM692A/ADM802L/M/ADM805L/M

絶対最大定格*

(特に指定のない限り $T_A = +25$)

V_{CC} -0.3 V ~ +6 V

V_{BATT} -0.3 V ~ +6 V

他のすべての入力 -0.3 V ~ $V_{CC} + 0.3$ V

入力電流

V_{CC} 200 mA

V_{BATT} 50 mA

GND 20 mA

デジタル出力電流 20 mA

消費電力、N-8DIP 400 mW

J_A 熱インピーダンス 120 /W

消費電力、SO-8 SOIC 500 mW

J_A 熱インピーダンス 110 /W

動作温度範囲

産業(Aバージョン) -40 ~ +85

リード温度(ハンダ付け、10秒) +300

気相(60秒) +215

赤外線(15秒) +220

保管温度範囲 -65 ~ +150

ESDレート 4 kV以上

* 絶対最大定格を超えるストレスは、デバイスを永久的に破壊する場合があります。この定格はデバイスの単なるストレスの度合いであり、基本的な動作あるいは動作の項に示す他の条件においてこの定格は考慮されていません。デバイスのある項目についての絶対最大定格の状態に長時間さらすとデバイスの信頼性に影響を与えます。

オーダー・ガイド

モデル	温度範囲	パッケージ・オプション
ADM690AAN	-40 ~ +85	N-8
ADM690AARN	-40 ~ +85	SO-8
ADM690AARM	-40 ~ +85	RM-8
ADM692AAN	-40 ~ +85	N-8
ADM692AARN	-40 ~ +85	SO-8
ADM802LAN	-40 ~ +85	N-8
ADM802LARN	-40 ~ +85	SO-8
ADM802MAN	-40 ~ +85	N-8
ADM802MARN	-40 ~ +85	SO-8
ADM805LAN	-40 ~ +85	N-8
ADM805LARN	-40 ~ +85	SO-8
ADM805MAN	-40 ~ +85	N-8
ADM805MARN	-40 ~ +85	SO-8

ピン配置



ピンの機能の説明

名称	機能
V_{CC}	電源入力; +5 V。
V_{BATT}	バッテリー・バックアップ入力。 V_{CC} の電圧がリセット・スレッシュホールドより低下し、さらに V_{BATT} より20 mV低下した場合、 V_{BATT} が V_{OUT} に接続されます。電源起動時、 V_{CC} が V_{BATT} を20 mV以上超えた場合、 V_{CC} が V_{OUT} に接続されます。
V_{OUT}	出力電圧。 V_{CC} 電圧がリセット・スレッシュホールドより高い場合、内部スイッチを使用して V_{CC} が V_{OUT} と接続されます。しかし V_{CC} 電圧がリセット・スレッシュホールドより低い場合、 V_{CC} または V_{BATT} の高い方の電圧が V_{OUT} と接続されます。
GND	0 V。全信号のグラウンド・リファレンス。
PFI	電源異常コンパレータ入力。PFIが1.25 V未満の場合、電源異常出力(\overline{PFO})はLOとなります。使用しない場合は、PFIをGNDまたは V_{CC} に接続します。
\overline{PFO}	電源異常コンパレータ出力。PFIが1.25 V未満の場合、電源異常出力(\overline{PFO})はLOとなります。
RESET	ロジック出力。以下の場合にRESETがLOとなります: 1. V_{CC} の電圧がリセット・スレッシュホールド未満に低下した場合。 2. ウォッチドッグ・タイマがタイムアウト間隔(1.6秒)内に処理されない場合。 ADM690A/ADM802L/ADM805Lの場合のリセット・スレッシュホールド電圧は、4.65 V (typ)です。またADM692A/ADM802M/ADM805Mの場合は、4.4 Vです。 V_{CC} がスレッシュホールド電圧以上に戻った200 m秒後までRESETはLOのままです。さらにウォッチドッグタイマが動作可能状態で、タイムアウト間隔内に処理されない場合、RESETは200 m秒の間LOになります。
RESET	アクティブHIのリセット出力(ADM805L/Mのみ)。この信号は、RESETを反転したものです。HIの電圧は、 V_{CC} または V_{BATT} のいずれか高い方です。
WDI	ウォッチドッグ入力。WDIは、3レベル入力です。WDIが1.6秒より長い間HIあるいはLOであると、RESET信号を出力します。WDIライン上の信号遷移でタイマはリセットします。WDIを無接続、または高インピーダンスの3ステート・ロジック出力に接続した場合、ウォッチドッグ・タイマは停止状態になります。

ADM690A/ADM692A/ADM802L/M/ADM805L/M 代表的性能曲線




図1. バッテリ・バックアップ時の出力電圧と負荷電流の関係




図4. 通常動作時の出力電圧と負荷電流の関係




図2. 電源異常コンパレータの応答時間(L H)




図5. 電源異常コンパレータの応答時間(H L)




図3. ADM690AのRESET 応答時間




図6. RESET出力とV_{CC}の関係

ADM690A/ADM692A/ADM802L/M/ADM805L/M




図7. 機能ブロック図




図8. タイミング図

電源異常RESET、RESET

$\overline{\text{RESET}}$ は、 V_{CC} が無効な電圧レベルの際にマイクロプロセッサにリセット信号を供給するアクティブLO出力です。 V_{CC} がリセット・スレッシュールド未満に低下した場合、 $\overline{\text{RESET}}$ 出力をLOにします。このリセット・スレッシュールド電圧は、4.65 V (ADM690A/ADM802L/ADM805L) または 4.4 V (ADM692A/ADM802M/ADM805M) です。

電源起動時、 V_{CC} が適切にリセット・スレッシュールド以上に上昇して200 m秒後まで $\overline{\text{RESET}}$ はLOのままです。これにより、電源とマイクロプロセッサが安定するまでの時間余裕を持つことになります。パワーダウン時は、 V_{CC} が1 Vでも $\overline{\text{RESET}}$ 出力はLOのままです。これによりマイクロプロセッサは安定したシャットダウン状態になります。

ADM690A/ADM802L/ADM805Lの保証する最小および最大スレッシュールドは、4.5 Vと4.75 Vです。

ADM692A : 4.25 Vと4.5 V

ADM802L : 4.55 Vと4.7 V

ADM802M : 4.3 Vと4.45 V

ADM805LとADM805Mは、アクティブHIのリセット出力を備えています。これはRESET信号を反転したもので、アクティブHIのリセット信号が必要なプロセッサ用のものです。

ADM805の保証する最小および最大スレッシュールドは：

ADM805L : 4.5 Vと4.75 V

ADM805M : 4.3 Vと4.45 V

ウォッチドッグ・タイマ $\overline{\text{RESET}}$ 、RESET

ウォッチドッグ・タイマ回路は、マイクロプロセッサが無限ループの状態でないかをチェックするために、その動作をモニターします。プロセッサの1つの出力ラインを、ウォッチドッグ入力(WDI)ラインのトグルに使用します。規定された1.6秒内にこのラインがトグルしない場合、リセット・パルスを発生します。WDIピン上の立ち上がり/立ち下がり各遷移にウォッチドッグ・タイムアウト期間を再スタートします。ウォッチドッグ・タイマがタイムアウトとならないように、WDIピン上のHIからLOまたはLOからHIへの遷移は最小タイムアウト間隔以下で発生しなければなりません。WDI上の信号がHIあるいはLOのままであれば、タイムアウト間隔後(1.6

秒)にリセット・パルスを出力します。ウォッチドッグ入力(WDI)を無接続または中間電位に接続すると、このウォッチドッグ・モニタ機能が停止します。

バッテリー切り換え

V_{CC} の電圧がリセット・スレッシュールドより高い通常動作時は、 V_{CC} は内部PMOSトランジスタ・スイッチを通して V_{OUT} に接続されています。このスイッチのON抵抗は通常1 Ω 未満で、 V_{OUT} ピンに最高100 mAの電流を供給できます。 V_{CC} がリセット・スレッシュールド未満に低下すると、 V_{CC} あるいは V_{BATT} のうち電圧の高い方が V_{OUT} に切り換えられます。つまり、 V_{CC} がリセット・スレッシュールド未満で V_{BATT} の電圧が V_{CC} より高い場合のみ V_{BATT} が V_{OUT} に接続されます。

通常この V_{OUT} は、瞬間的に100 mAを超える電流が必要なRAMメモリのドライブ用に利用されます。この場合、 V_{OUT} にバイパス・コンデンサを接続する必要があります。このコンデンサは、RAMに過渡ピーク電流を供給します。0.1 μF 以上の値のコンデンサを使います。

バッテリー・バックアップ中、9 のMOSFETスイッチにより V_{BATT} 入力と V_{OUT} が接続されます。CMOSのRAMのバッテリー・バックアップや他の低消費電力CMOS回路に要求される低電流レベルでの、このMOSFETの入力と出力の電圧差(降下電圧)は非常に小さいものです。バッテリー・バックアップ時の供給電流は、0.05 μA (typ)です。

通常3 Vのバッテリーをバックアップ電源として使います。さらに大きな値のコンデンサ、すなわち標準的な電解コンデンサ、または数F程度の2層のコンデンサを短期間のメモリ・バックアップに使うことができます。通常10 nA (最大0.1 μA)の小さな値の充電電流が V_{BATT} 端子から流れます。この電流は、充電可能なバッテリーを充電完了状態に維持するのに有効です。これにより、バックアップ・バッテリーの自己放電電流を補償して、そのバッテリーの寿命を延ばします。最も小さなリチウム・バッテリーでも最大充電電流(0.1 μA)で安全なので、リチウム・バッテリーをバックアップ用に使う場合でも、問題は生じません。

バッテリー切り換え機能が必要でない場合、 V_{BATT} をGNDに接続し、 V_{OUT} を V_{CC} に接続して下さい。

ADM690A/ADM692A/ADM802L/M/ADM805L/M

表1. バッテリ・バックアップ・モード時の入力と出力のステータス

信号	ステータス
V _{OUT}	V _{OUT} は、内部のPMOSスイッチを通じてV _{BATT} に接続されます。
RESET	ロジックLO。
RESET	ロジックHI(ADM805L、ADM805M)。このオープン回路の出力電圧はV _{OUT} と同じです。
PFI	電源異常コンパレータは停止状態。
PFO	ロジックLO。
WDI	ウォッチドッグ・タイマは、停止状態です。

電源異常警報コンパレータ

電源異常コンパレータは入力電源電圧をモニターするために使われる独立したコンパレータです。このコンパレータの反転入力、内部で1.25 Vリファレンス電圧に接続されています。また非反転入力、PFI入力と接続されています。この入力は、抵抗分圧回路を通して入力電源電圧をモニターするためのものです。PFI入力の電圧が1.25 V未満に低下した場合、コンパレータ出力(PFO)がLOとなり、電源異常を示します。電源異常を早期に警告するためには、レギュレータの入力を適当な抵抗分圧回路を通してコンパレータに接続します。電源が喪失する前にプロセッサが電源遮断処理を実行できるように、PFO出力信号はプロセッサへの割り込みに使われます。





図9. 電源異常コンパレータ

電源異常コンパレータにヒステリシスを追加

回路動作をノイズに対して強くしたい場合、電源異常コンパレータにヒステリシスを設けます。このコンパレータ回路は非反転ですので、図10に示すようにPFO出力とPFI入力との間に1個の抵抗を接続すれば簡単にヒステリシスを加えることができます。PFOがLOの場合抵抗R3はPFIピンの加算ノードから電流をシンクします。またPFOがHIの場合、PFIは加算ノードに電流をソースします。これにより、コンパレータにヒステリシスが生じます。さらにPFIとGNDとの間にコンデンサを設置すると、よりノイズに強くなります。



$$V_H = 1.25 \left[1 + \left(\frac{R_2 + R_3}{R_2 \times R_3} \right) R_1 \right]$$

$$V_L = 1.25 + R_1 \left(\frac{1.25}{R_2} - \frac{V_{CC} - 1.25}{R_3} \right)$$

$$V_{MD} = 1.25 \left(\frac{R_1 + R_2}{R_2} \right)$$

図10. 電源異常コンパレータにヒステリシスを追加

代表的な応用回路

図11は、代表的な電源モニター機能、バッテリ・バックアップを行う回路です。V_{OUT}からCMOS RAMの電源を供給します。V_{CC}が存在する通常の動作状態では、V_{OUT}は内部でV_{CC}と接続されます。電源異常時は、V_{CC}の電圧が下降し、V_{OUT}はV_{BATT}と接続されてCMOS RAMに電源を供給します。さらにV_{CC}の電圧がリセット・スレッショルド未満に低下した場合、RESETパルスを発生します。




図11. 代表的な応用回路

ウォッチドッグ・タイマ入力(WDI)は、マイクロプロセッサ・システムのI/Oラインをモニターします。ソフトウェアが正しく実行しているかどうかをチェックするために、このラインは1.6秒毎にトグルしなければなりません。このラインがトグルしなければ、マイクロプロセッサ・システムは正しくプログラムを実行せず、無限ループの状態の可能性を示しています。この場合、プロセッサを初期化するためにリセット・パルスを発生します。

ADM690A/ADM692A/ADM802L/M/ADM805L/M

ウォッチドッグ・タイマの必要がない場合、WDI入力は開放状態にします。

電源異常入力(PFI)に接続した抵抗分圧回路を通じて入力電源をモニターします。このPFI入力上の電圧は、高精度の1.25 V内部リファレンスと比較されます。入力電圧が1.25 V未満に低下した場合、電源異常出力(PFO)信号を発生します。これにより、電源異常を早期にチェックできます。そしてプロセッサに割り込み処理することにより、正規のルーチンに従って電源を遮断することができます。この検出回路の抵抗の分圧比によって、所要の電源異常スレッシュホールド電圧(V_T)を得ることができます。

$$V_T = (1.25R1/R2) + 1.25 V$$
$$R1/R2 = (V_T/1.25) - 1$$

もう1つのウォッチドッグ入力のドライブ回路例

3ステートのバッファでWDIをドライブすると、ウォッチドッグ機能の動作可/不可をプログラムで制御できます。3ステート状態の場合、WDI入力は開放状態となり、ウォッチドッグ・タイマを停止状態にします。

大きな容量値のバックアップ・コンデンサ

大きな容量値(0.1 μ F以上)のコンデンサをバックアップ電源に使うことができます。図12は、その代表的なアプリケーション例です。




図12. 大きな容量値のコンデンサ

バックアップ電源無しで動作

バックアップ電源を使用しない場合、 V_{BATT} をGNDに接続し、また V_{OUT} を V_{CC} に接続して下さい。

バックアップ電源の交換

V_{CC} 電圧が正常な場合、バックアップ電源を取り替えても異常なリセット動作は起こりません。 V_{CC} の電圧がリセット・スレッシュホールドを超える場合、バッテリーを交換する際に V_{BATT} が開放状態でもリセット動作を起こしません。これはバッテリー交換時に V_{BATT} にリーク電流が流れリセット動作を起こす従来の製品とは異なります。

双方向のRESET端子を持つマイクロプロセッサ

双方向のリセット・ラインを持つマイクロプロセッサが、その信号ライン上で誤動作を起こさないように、ADM69x / AD80xのRESET出力ピンとマイクロプロセッサのリセット・ピンとの間に電流制限用の抵抗を配置して下さい。これにより、信号ライン上で競合時(両方共に出力)の電流を制限できます。抵抗の適切な値は、4.7 k です。またこのリセット・ラインを他に出力する際は、図13のようにバッファを設けて下さい。





図13. 双方向のリセット・ライン

ADM690A/ADM692A/ADM802L/M/ADM805L/M


外形寸法

寸法はインチと(mm)で示します。

8ピン・プラスチックDIP (N-8)



8ピンSOIC (SO-8)



8ピン・マイクロSOIC (RM-8)

