

## 特長

- オン抵抗: 0.8 Ω (typ)
- 85°Cでの最大オン抵抗: 1 Ω 以下
- 1.8 V~5.5 Vの単電源動作
- 大きな電流処理能力: 300 mA 連続
- レール to レールのスイッチング動作
- 高速なスイッチング時間: 17 ns 以下
- 消費電力: 0.1 μW 以下
- 1.30 mm × 1.60 mm の 10 ピン・ミニ LFCSP パッケージを採用

## アプリケーション

- 携帯電話
- PDA
- MP3 プレーヤ
- 電源配線
- バッテリー駆動のシステム
- PCMCIA カード
- モデム
- オーディオ信号やビデオ信号のルーティング
- 通信システム


## 概要

ADG852 は、CMOS の SPDT (シングル・ポール、ダブル・スロア)スイッチです。このデバイスは、全温度範囲で 1Ω を下回る極めて低いオン抵抗を提供します。ADG852 は、3.3 V と 5.5 V の電源動作に対して仕様が規定されています。

各スイッチはオンのとき等しく両方向に導通し、電源電圧までの入力信号レンジを持っています。ADG852 は、ブ레이크・ビフォー・メーカー・スイッチング動作を行います。

ADG852 は、1.30 mm × 1.60 mm の 10 ピン・ミニ LFCSP パッケージを採用しています。

## 機能ブロック図



NOTES  
1. SWITCHES SHOWN FOR A LOGIC 1 INPUT.

07461-001

図 1.

## 製品のハイライト

1. -40°C~+85°Cの全温度範囲で 1 Ω 以下。
2. 1.8 V~5.5 V の単電源動作。
3. 1.8 V CMOS ロジックと互換。
4. 大きな電流処理能力(チャンネルあたりの連続電流 300 mA)。
5. 低い THD + N: 0.08% (typ)。
6. 1.30 mm × 1.60 mm の 10 ピン・ミニ LFCSP パッケージを採用

# 目次

特長.....	1	ESD の注意.....	5
アプリケーション.....	1	ピン配置およびピン機能説明.....	6
機能ブロック図.....	1	代表的な性能特性.....	7
概要.....	1	テスト回路.....	10
製品のハイライト.....	1	用語.....	12
改訂履歴.....	2	外形寸法.....	13
仕様.....	3	オーダー・ガイド.....	13
絶対最大定格.....	5		

## 改訂履歴

### 9/08—Rev. 0 to Rev. A

Change to Title .....	1
Changes to Features Section .....	1
Changes to Product Highlights Section .....	1

### 8/08—Revision 0: Initial Version

## 仕様

特に指定のない限り、 $V_{DD} = 4.2V \sim 5.5V$ 、 $GND = 0V$ 。

表 1.

Parameter	+25°C	-40°C to +85°C	Unit	Test Conditions/Comments
<b>ANALOG SWITCH</b>				
Analog Signal Range		0 V to $V_{DD}$	V	
On Resistance, $R_{ON}$	0.8		$\Omega$ typ	$V_{DD} = 4.2V$ , $V_S = 0V$ to $V_{DD}$ , $I_{DS} = 100mA$ ; see Figure 16
	0.85	1	$\Omega$ max	
On Resistance Match Between Channels, $\Delta R_{ON}$	0.02		$\Omega$ typ	$V_{DD} = 4.2V$ , $V_S = 0V$ to $V_{DD}$ , $I_{DS} = 100mA$
		0.04	$\Omega$ max	
On Resistance Flatness, $R_{FLAT(ON)}$	0.17		$\Omega$ typ	$V_{DD} = 4.2V$ , $V_S = 0V$ to $V_{DD}$ , $I_{DS} = 100mA$
		0.23	$\Omega$ max	
<b>LEAKAGE CURRENTS</b>				
Source Off Leakage, $I_S$ (Off)	$\pm 10$		pA typ	$V_{DD} = 5.5V$ $V_S = 0.6V/4.2V$ , $V_D = 4.2V/0.6V$ ; see Figure 17
Channel On Leakage, $I_D$ , $I_S$ (On)	$\pm 30$		pA typ	$V_S = V_D = 0.6V$ or $4.2V$ ; see Figure 18
<b>DIGITAL INPUTS</b>				
Input High Voltage, $V_{INH}$		2.0	V min	
Input Low Voltage, $V_{INL}$		0.8	V max	
Input Current				
$I_{INL}$ or $I_{INH}$	0.002		$\mu A$ typ	$V_{IN} = V_{GND}$ or $V_{DD}$
		0.05	$\mu A$ max	
$C_{IN}$ , Digital Input Capacitance	2.5		pF typ	
<b>DYNAMIC CHARACTERISTICS<sup>1</sup></b>				
$t_{ON}$	17		ns typ	$R_L = 50\Omega$ , $C_L = 35pF$
	23	28	ns max	$V_S = 3V/0V$ ; see Figure 19
$t_{OFF}$	6		ns typ	$R_L = 50\Omega$ , $C_L = 35pF$
	8.5	9.2	ns max	$V_S = 3V$ ; see Figure 19
Break-Before-Make Time Delay, $t_{BBM}$	14		ns typ	$R_L = 50\Omega$ , $C_L = 35pF$
		8	ns min	$V_{S1} = V_{S2} = 1.5V$ ; see Figure 20
Charge Injection	30		pC typ	$V_S = 1.5V$ , $R_S = 0\Omega$ , $C_L = 1nF$ ; see Figure 21
Off Isolation	-75		dB typ	$R_L = 50\Omega$ , $C_L = 5pF$ , $f = 100kHz$ ; see Figure 22
Channel-to-Channel Crosstalk	-73		dB typ	$R_L = 50\Omega$ , $C_L = 5pF$ , $f = 100kHz$ ; see Figure 24
Total Harmonic Distortion, THD + N	0.08		%	$R_L = 32\Omega$ , $f = 20Hz$ to $20kHz$ , $V_S = 3.5V$ p-p
Insertion Loss	-0.6		dB typ	$R_L = 50\Omega$ , $C_L = 5pF$ ; see Figure 23
-3 dB Bandwidth	100		MHz typ	$R_L = 50\Omega$ , $C_L = 5pF$ ; see Figure 23
$C_S$ (Off)	19.5		pF typ	
$C_D$ , $C_S$ (On)	50		pF typ	
<b>POWER REQUIREMENTS</b>				
$I_{DD}$	0.002		$\mu A$ typ	$V_{DD} = 5.5V$ Digital inputs = 0V or 5.5V
		1.0	$\mu A$ max	

<sup>1</sup> 設計上保証しますが、出荷テストは行いません。

特に指定のない限り、 $V_{DD} = 2.7 \sim 3.6$  V、 $GND = 0$  V。

表 2.

Parameter	+25°C	-40°C to +85°C	Unit	Test Conditions/Comments
<b>ANALOG SWITCH</b>				
Analogue Signal Range		0 V to $V_{DD}$	V	
On Resistance, $R_{ON}$	1.3		$\Omega$ typ	$V_{DD} = 2.7$ V, $V_S = 0$ V to $V_{DD}$ , $I_{DS} = 100$ mA; see Figure 16
	1.5	1.7	$\Omega$ max	
On Resistance Match Between Channels, $\Delta R_{ON}$	0.03		$\Omega$ typ	$V_{DD} = 2.7$ V, $V_S = 0.6$ V, $I_{DS} = 100$ mA
		0.05	$\Omega$ max	
On Resistance Flatness, $R_{FLAT(ON)}$	0.48		$\Omega$ typ	$V_{DD} = 4.2$ V, $V_S = 0$ V to $V_{DD}$ , $I_{DS} = 100$ mA
		0.66	$\Omega$ max	
<b>LEAKAGE CURRENTS</b>				
Source Off Leakage, $I_S$ (Off)	$\pm 10$		pA typ	$V_{DD} = 3.6$ V $V_S = 0.6$ V/3.3 V, $V_D = 3.3$ V/0.6 V; see Figure 17
Channel On Leakage, $I_D$ , $I_S$ (On)	$\pm 30$		pA typ	$V_S = V_D = 0.6$ V or 3.3 V; see Figure 18
<b>DIGITAL INPUTS</b>				
Input High Voltage, $V_{INH}$		1.35	V min	
Input Low Voltage, $V_{INL}$		0.7	V max	
Input Current				
$I_{INL}$ or $I_{INH}$	0.002		$\mu$ A typ	$V_{IN} = V_{GND}$ or $V_{DD}$
		0.05	$\mu$ A max	
$C_{IN}$ , Digital Input Capacitance	4		pF typ	
<b>DYNAMIC CHARACTERISTICS<sup>1</sup></b>				
$t_{ON}$	25		ns typ	$R_L = 50$ $\Omega$ , $C_L = 35$ pF
	37	43	ns max	$V_S = 1.5$ V/0 V; see Figure 19
$t_{OFF}$	7		ns typ	$R_L = 50$ $\Omega$ , $C_L = 35$ pF
	7.4	8	ns max	$V_S = 1.5$ V; see Figure 19
Break-Before-Make Time Delay, $t_{BBM}$	22		ns typ	$R_L = 50$ $\Omega$ , $C_L = 35$ pF
		13	ns min	$V_{S1} = V_{S2} = 1$ V; see Figure 20
Charge Injection	23		pC typ	$V_S = 1.5$ V, $R_S = 0$ V, $C_L = 1$ nF; see Figure 21
Off Isolation	-75		dB typ	$R_L = 50$ $\Omega$ , $C_L = 5$ pF, $f = 100$ kHz; see Figure 22
Channel-to-Channel Crosstalk	-73		dB typ	$R_L = 50$ $\Omega$ , $C_L = 5$ pF, $f = 100$ kHz; see Figure 24
Total Harmonic Distortion, THD	0.15		%	$R_L = 32$ $\Omega$ , $f = 20$ Hz to 20 kHz, $V_S = 1.5$ V p-p
Insertion Loss	-0.07		dB typ	$R_L = 50$ $\Omega$ , $C_L = 5$ pF; see Figure 23
-3 dB Bandwidth	100		MHz typ	$R_L = 50$ $\Omega$ , $C_L = 5$ pF; see Figure 23
$C_S$ (Off)	20		pF typ	
$C_D$ , $C_S$ (On)	52		pF typ	
<b>POWER REQUIREMENTS</b>				
$I_{DD}$	0.002		$\mu$ A typ	$V_{DD} = 3.6$ V Digital inputs = 0 V or 3.6 V
		1.0	$\mu$ A max	

<sup>1</sup> 設計上保証しますが、出荷テストは行いません。

## 絶対最大定格

特に指定のない限り、 $T_A = 25^\circ\text{C}$ 。

表 3.

Parameter	Rating
$V_{DD}$ to GND	-0.3 V to +6 V
Analog Inputs <sup>1</sup>	-0.3 V to $V_{DD} + 0.3$ V
Digital Inputs <sup>1</sup>	-0.3 V to $V_{DD} + 0.3$ V or 10 mA, whichever occurs first
Peak Current, S or D Pins	500 mA (pulsed at 1 ms, 10% duty cycle max)
Continuous Current, S or D Pins	300 mA
Operating Temperature Range	-40°C to +85°C
Storage Temperature Range	-65°C to +150°C
Junction Temperature	150°C
Mini LFCSP	
$\theta_{JA}$ Thermal Impedance, 3-Layer Board	131.6°C/W
Reflow Soldering, Pb-Free	
Peak Temperature	260(+0/-5)°C
Time at Peak Temperature	10 sec to 40 sec

<sup>1</sup> IN、S、または D ピンでの過電圧は内部ダイオードでクランプされます。電流は、規定された最大定格に制限してください。

上記の絶対最大定格を超えるストレスを加えるとデバイスに恒久的な損傷を与えることがあります。この規定はストレス定格の規定のみを目的とするものであり、この仕様の動作の節に記載する規定値以上でのデバイス動作を定めたものではありません。デバイスを長時間絶対最大定格状態に置くとデバイスの信頼性に影響を与えます。

同時に複数の絶対最大定格条件を適用することはできません。

### ESD の注意



ESD（静電放電）の影響を受けやすいデバイスです。電荷を帯びたデバイスや回路ボードは、検知されないまま放電することがあります。本製品は当社独自の特許技術である ESD 保護回路を内蔵してはいますが、デバイスが高エネルギーの静電放電を被った場合、損傷を生じる可能性があります。したがって、性能劣化や機能低下を防止するため、ESD に対する適切な予防措置を講じることをお勧めします。

## ピン配置およびピン機能説明




図 2. ピン配置

表 4. ピン機能の説明

ピン番号	記号	説明
1	S1	ソース・ピン。入力または出力。
2	D	ドレイン・ピン。入力または出力。
3	S2	ソース・ピン。入力または出力。
4	IN	ロジック・コントロール入力。
5、6	V <sub>DD</sub>	正電源電位。
7、8、9	N/C	未接続。
10	GND	グラウンド基準電圧(0 V)。

表 5. ADG852 の真理値表

Logic	Switch 1	Switch 2
0	Off	On
1	On	Off

## 代表的な性能特性




図 3. オン抵抗対  $V_D$  ( $V_S$ ),  $V_{DD} = 4.2\text{ V} \sim 5.5\text{ V}$




図 6. さまざまな温度でのオン抵抗対  $V_D$  ( $V_S$ )  
 $V_{DD} = 3.3\text{ V}$




図 4. オン抵抗対  $V_D$  ( $V_S$ ),  $V_{DD} = 2.7\text{ V} \sim 3.6\text{ V}$




図 7. リーク電流の温度特性、 $V_{DD} = 5\text{ V}$




図 5. さまざまな温度でのオン抵抗対  $V_D$  ( $V_S$ ),  $V_{DD} = 5\text{ V}$




図 8. リーク電流の温度特性、 $V_{DD} = 3.3\text{ V}$




図 9. チャージ・インJECTION対ソース電圧




図 12. オフ時アイソレーションの周波数特性




図 10.  $t_{ON}/t_{OFF}$  時間の温度特性




図 13. クロストークの周波数特性




図 11. 帯域幅




図 14. 総合高調波歪み + ノイズ (THD+N)の周波数特性






図 15.PSSR の周波数特性

# テスト回路




図 16. オン抵抗




図 17. オフ時リーク




図 18. オン時リーク




図 19. スイッチング時間、 $t_{ON}$ 、 $t_{OFF}$





図 20. ブレーク・ビフォ・メイク時間遅延、 $t_{BBM}$






図 21. チャージ・インJECTION






図 22. オフ時アイソレーション




図 24. チャンネル間クロストーク (S1—S2 間)




図 23. 帯域幅

## 用語

### $I_{DD}$

正電源電流。

### $V_D (Vs)$

D、S ピンのアナログ電圧。

### $R_{ON}$

D-S 間の抵抗。

### $R_{FLAT} (On)$

スイッチ上で測定したオン抵抗の最大値と最小値の差。

### $\Delta R_{ON}$

任意の 2 チャンネル間のオン抵抗の差。

### $I_S (Off)$

スイッチ「オフ」時のソース・リーク電流。

### $I_D (Off)$

スイッチ「オフ」時のドレイン・リーク電流。

### $I_D, I_S (On)$

スイッチ「オン」時のチャンネル・リーク電流。

### $V_{INL}$

ロジック「0」の最大入力電圧。

### $V_{INH}$

ロジック「1」の最小入力電圧。

### $I_{INL} (I_{INH})$

デジタル入力の入力電流。

### $C_S (Off)$

スイッチ「オフ」時のソース容量。グラウンドを基準として測定。

### $C_D, C_S (On)$

スイッチ「オン」時の容量。グラウンドを基準に測定。

### $C_{IN}$

デジタル入力容量。

### $t_{ON}$

デジタル入力の 50%/90%ポイントとスイッチ・オン状態との間の遅延時間。

### $t_{OFF}$

デジタル入力の 50%/90%ポイントとスイッチ・オン状態との間の遅延時間。

### $t_{BBM}$

一方のスイッチから他方のスイッチへ切り替わる時の、両スイッチの 80%ポイント間で測定したオフ時間またはオン時間。

### チャージ・インジェクション

スイッチのオン/オフ時にデジタル入力からアナログ出力へ伝達されるグリッチ・インパルス大きさ。

### オフ時アイソレーション

「オフ」状態のスイッチを通過する不要信号の大きさ。

### クロストーク

寄生容量に起因して 1 つのチャンネルから別のチャンネルに伝達される不要信号の大きさ。

### -3 dB 帯域幅

出力が 3 dB 減衰する周波数。

### 挿入損失

スイッチのオン抵抗に起因する損失。

### THD + N

信号の高調波振幅とノイズの和の基本波に対する比。

## 外形寸法




図 25.10 ピン・リードフレーム・チップ・スケール・パッケージ [LFCSP\_UQ]  
 1.30 × 1.60 mm ボディ、極薄クワッド  
 (CP-10-10)  
 寸法: mm

## オーダー・ガイド

Model	Temperature Range	Package Description	Package Option	Branding
ADG852BCPZ-R2 <sup>1</sup>	-40°C to +85°C	10-Lead Mini Lead Frame Chip Scale Package (LFCSP_UQ)	CP-10-10	F
ADG852BCPZ-REEL <sup>1</sup>	-40°C to +85°C	10-Lead Mini Lead Frame Chip Scale Package (LFCSP_UQ)	CP-10-10	F
ADG852BCPZ-REEL7 <sup>1</sup>	-40°C to +85°C	10-Lead Mini Lead Frame Chip Scale Package (LFCSP_UQ)	CP-10-10	F

<sup>1</sup>Z = RoHS 準拠製品