

特長

両電源: $\pm 2\text{ V} \sim \pm 6\text{ V}$
 単電源: $2 \sim 12\text{ V}$
 車載温度範囲: $-40^\circ\text{C} \sim +125^\circ\text{C}$
 リーク電流: 0.1 nA 以下
 フル信号範囲でのオン抵抗: $45\ \Omega$
 レール to レールのスイッチング動作
 8:1 マルチプレクサ: ADG658
 4:1 差動マルチプレクサ: ADG659
 16 ピン LFCSP/TSSOP/QSOP パッケージを採用
 消費電力: $0.1\ \mu\text{W}$ (typ)以下
 TTL/CMOS 互換入力
 74HC4051/74HC4052 および MAX4051/MAX4052/
 MAX4581/MAX4582 へのパッケージ・アップグレード

アプリケーション

車載アプリケーション
 自動テスト装置
 データ・アクイジション・システム
 バッテリ駆動のシステム
 通信システム
 オーディオ信号やビデオ信号のルーティング
 リレーの置き換え
 サンプル・アンド・ホールド・システム
 工業用制御システム

概要

ADG658とADG659は、それぞれ8個のシングル・チャンネルと4個の差動チャンネルで構成されたCMOSアナログ・マルチプレクサです。ADG658は、3ビットのバイナリ・アドレス・ラインA0、A1、A2による指定に基づき、8入力(S1～S8)の内の1つを共通出力に接続します。ADG659は、2ビットのバイナリ・アドレス・ラインA0とA1による指定に基づき、4差動入力の中の1つを共通差動出力に接続します。

両デバイスのEN入力は、デバイスをイネーブルまたはディスエーブルするときに使います。ディスエーブルされると、すべてのチャンネルはスイッチ・オフされます。

これらのデバイスは、低消費電力で高速スイッチングを提供する強化された製造プロセスを採用してデザインされています。これらのデバイスは、マルチプレクサまたはディマルチプレクサとして動作することができ、電源電圧までの入力範囲を持っています。すべてのチャンネルはブレーク・ピフォ・メーク・スイッチング動作を行うため、チャンネル切り替え時に瞬時的な短絡は発生しません。すべてのデジタル入力は、 $0.8\text{ V} \sim$


機能ブロック図


図 1.

2.4Vのロジック・スレッシュホールドを持っているため、+5V単電源または±5V両電源を使うTTL/CMOSロジックと互換性があります。

ADG658とADG659は、16ピンTSSOP/QSOPパッケージまたは16ピン4mm×4mm LFCSPパッケージを採用しています。

製品のハイライト

1. 単電源動作と両電源動作が可能です。ADG658とADG659は高性能を提供し、±5V、+5V、+3Vの各電源レールに対して仕様が規定され保証されています。
2. 車載温度範囲は $-40^\circ\text{C} \sim +125^\circ\text{C}$ です。
3. 低消費電力: $0.1\ \mu\text{W}$ (typ)以下
4. 16ピン4mm×4mm LFCSPパッケージ、16ピンTSSOPパッケージまたは16ピンQSOPパッケージを採用しています。

アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいは利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、アナログ・デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するものでもありません。仕様は、予告なく変更される場合があります。本紙記載の商標および登録商標は、各社の所有に属します。
 ※日本語データシートは REVISION が古い場合があります。最新の内容については、英語版をご参照ください。

©2004-2009 Analog Devices, Inc. All rights reserved.

Rev. B

目次

特長	1	絶対最大定格	9
アプリケーション	1	ESD の注意	9
機能ブロック図	1	ピン配置およびピン機能説明	11
概要	1	代表的な性能特性	13
製品のハイライト	1	テスト回路	16
改訂履歴	2	外形寸法	19
仕様	3	オーダー・ガイド	20
両電源	3		
5 V 単電源	5		
2.7 V ~ 3.6 V の単電源	7		

改訂履歴

2/09—Rev. A to Rev. B	
Changes to Ordering Guide	20
7/04—Rev. 0 to Rev. A	
Updated Format	Universal
Added QSOP Package Outline	20
Changes to Ordering Guide	20
3/03—Rev. 0: Initial Version	

仕様

両電源

特に指定がない限り、 $V_{DD} = +5\text{ V} \pm 10\%$ 、 $V_{SS} = -5\text{ V} \pm 10\%$ 、 $GND = 0\text{ V}$ 。

表 1.

Parameter	B Version			Y Version		Unit	Test Conditions/Comments
	+25°C	-40°C to +85°C	-40°C to +125°C	-40°C	-40°C		
ANALOG SWITCH							
Analog Signal Range				V_{SS} to V_{DD}		V	$V_{DD} = +4.5\text{ V}$, $V_{SS} = -4.5\text{ V}$
On Resistance (R_{ON})	45					Ω typ	$V_S = \pm 4.5\text{ V}$, $I_S = 1\text{ mA}$; see Figure 21
	75	90	100			Ω max	
On Resistance Match between Channels (ΔR_{ON})	1.3					Ω typ	
	3	3.2	3.5			Ω max	$V_S = 3.5\text{ V}$, $I_S = 1\text{ mA}$
On Resistance Flatness ($R_{FLAT(ON)}$)	10					Ω typ	$V_{DD} = +5\text{ V}$, $V_{SS} = -5\text{ V}$;
	16	17	18			Ω max	$V_S = \pm 3\text{ V}$, $I_S = 1\text{ mA}$
LEAKAGE CURRENTS							
Source OFF Leakage I_S (OFF)	± 0.005					nA typ	$V_{DD} = +5.5\text{ V}$, $V_{SS} = -5.5\text{ V}$
	± 0.2			± 5		nA max	$V_D = \pm 4.5\text{ V}$, $V_S = \mp 4.5\text{ V}$; see Figure 22
Drain OFF Leakage I_D (OFF)	± 0.005					nA typ	$V_D = \pm 4.5\text{ V}$, $V_S = \mp 4.5\text{ V}$; see Figure 23
ADG658	± 0.2			± 5		nA max	
ADG659	± 0.1			± 2.5		nA max	
Channel ON Leakage I_D , I_S (ON)	± 0.005					nA typ	$V_D = V_S = \pm 4.5\text{ V}$; see Figure 24
ADG658	± 0.2			± 5		nA max	
ADG659	± 0.1			± 2.5		nA max	
DIGITAL INPUTS							
Input High Voltage, V_{INH}				2.4		V min	
Input Low Voltage, V_{INL}				0.8		V max	
Input Current							
I_{INL} or I_{INH}	0.005					μA typ	$V_{IN} = V_{INL}$ or V_{INH}
				± 1		μA max	
C_{IN} , Digital Input Capacitance	2					pF typ	
DYNAMIC CHARACTERISTICS¹							
$t_{TRANSITION}$	80					ns typ	$R_L = 300\ \Omega$, $C_L = 35\text{ pF}$
	115	140	165			ns max	$V_S = 3\text{ V}$; see Figure 25
$t_{ON}(\overline{EN})$	80					ns typ	$R_L = 300\ \Omega$, $C_L = 35\text{ pF}$
	115	140	165			ns max	$V_S = 3\text{ V}$; see Figure 27
$t_{OFF}(\overline{EN})$	30					ns typ	$R_L = 300\ \Omega$, $C_L = 35\text{ pF}$
	45	50	55			ns max	$V_S = 3\text{ V}$; see Figure 27
Break-Before-Make Time Delay, t_{BBM}	50					ns typ	$R_L = 300\ \Omega$, $C_L = 35\text{ pF}$
				10		ns min	$V_{S1} = V_{S2} = 3\text{ V}$; see Figure 26
Charge Injection	2					pC typ	$V_S = 0\text{ V}$, $R_S = 0\ \Omega$,
	4					pC max	$C_L = 1\text{ nF}$; see Figure 28
Off Isolation	-90					dB typ	$R_L = 50\ \Omega$, $C_L = 5\text{ pF}$, $f = 1\text{ MHz}$; see Figure 29
Total Harmonic Distortion, THD + N	0.025					% typ	$R_L = 600\ \Omega$, 2 V p-p , $f = 20\text{ Hz to } 20\text{ kHz}$
Channel-to-Channel Crosstalk (ADG659)	-90					dB typ	$R_L = 50\ \Omega$, $C_L = 5\text{ pF}$, $f = 1\text{ MHz}$; see Figure 31
-3 dB Bandwidth							
ADG658	210					MHz typ	$R_L = 50\ \Omega$, $C_L = 5\text{ pF}$; see Figure 30
ADG659	400					MHz typ	

Parameter	B Version		Y Version		Unit	Test Conditions/Comments
	+25°C	-40°C to +85°C	-40°C to +125°C	-40°C to +125°C		
C _S (OFF)	4				pF typ	f = 1 MHz
C _D (OFF)						
ADG658	23				pF typ	f = 1 MHz
ADG659	12				pF typ	f = 1 MHz
C _D , C _S (ON)						
ADG658	28				pF typ	f = 1 MHz
ADG659	16				pF typ	f = 1 MHz
POWER REQUIREMENTS						
I _{DD}	0.01				μA typ	V _{DD} = +5.5 V, V _{SS} = -5.5 V Digital Inputs = 0 V or 5.5 V
			1		μA max	
I _{SS}	0.01				μA typ	Digital Inputs = 0 V or 5.5 V
			1		μA max	

¹設計上保証しますが、出荷テストは行いません。

5 V 単電源

特に指定がない限り、 $V_{DD} = 5\text{ V} \pm 10\%$ 、 $V_{SS} = 0\text{ V}$ 、 $GND = 0\text{ V}$ 。

表 2.

Parameter	B Version		Y Version	Unit	Test Conditions/Comments
	+25°C	-40°C to +85°C	-40°C to +125°C		
ANALOG SWITCH					
Analog Signal Range			0 to V_{DD}	V	$V_{DD} = 4.5\text{ V}$, $V_{SS} = 0\text{ V}$
On Resistance (R_{ON})	85			Ω typ	$V_S = 0\text{ V}$ to 4.5 V , $I_S = 1\text{ mA}$; see Figure 21
	150	160	200	Ω max	
On Resistance Match between Channels (ΔR_{ON})	4.5			Ω typ	$V_S = 3.5\text{ V}$, $I_S = 1\text{ mA}$
	8	9	10	Ω max	
On Resistance Flatness ($R_{FLAT(ON)}$)	13	14	16	Ω typ	$V_{DD} = 5\text{ V}$, $V_{SS} = 0\text{ V}$, $V_S = 1.5\text{ V}$ to 4 V , $I_S = 1\text{ mA}$
LEAKAGE CURRENTS					
Source OFF Leakage I_S (OFF)	± 0.005			nA typ	$V_{DD} = 5.5\text{ V}$
	± 0.2		± 5	nA max	$V_S = 1\text{ V}/4.5\text{ V}$, $V_D = 4.5\text{ V}/1\text{ V}$; see Figure 22
Drain OFF Leakage I_D (OFF)	± 0.005			nA typ	$V_S = 1\text{ V}/4.5\text{ V}$, $V_D = 4.5\text{ V}/1\text{ V}$; see Figure 23
ADG658	± 0.2		± 5	nA max	
ADG659	± 0.1		± 2.5	nA max	
Channel ON Leakage I_D , I_S (ON)	± 0.005			nA typ	$V_S = V_D = 1\text{ V}$ or 4.5 V , see Figure 24
ADG658	± 0.2		± 5	nA max	
ADG659	± 0.1		± 2.5	nA max	
DIGITAL INPUTS					
Input High Voltage, V_{INH}			2.4	V min	
Input Low Voltage, V_{INL}			0.8	V max	
Input Current					
I_{INL} or I_{INH}	0.005			μA typ	$V_{IN} = V_{INL}$ or V_{INH}
			± 1	μA max	
C_{IN} , Digital Input Capacitance	2			pF typ	
DYNAMIC CHARACTERISTICS¹					
$t_{TRANSITION}$	120			ns typ	$R_L = 300\ \Omega$, $C_L = 35\text{ pF}$
	200	270	300	ns max	$V_S = 3\text{ V}$; see Figure 25
$t_{ON}(\overline{EN})$	120			ns typ	$R_L = 300\ \Omega$, $C_L = 35\text{ pF}$
	190	245	280	ns max	$V_S = 3\text{ V}$; see Figure 27
$t_{OFF}(\overline{EN})$	35			ns typ	$R_L = 300\ \Omega$, $C_L = 35\text{ pF}$
	50	60	70	ns max	$V_S = 3\text{ V}$; see Figure 27
Break-Before-Make Time Delay, t_{BBM}	100			ns typ	$R_L = 300\ \Omega$, $C_L = 35\text{ pF}$
			10	ns min	$V_{S1} = V_{S2} = 3\text{ V}$; see Figure 26
Charge Injection	0.5			pC typ	$V_S = 2.5\text{ V}$, $R_S = 0\ \Omega$, $C_L = 1\text{ nF}$; see Figure 28
	1			pC max	
Off Isolation	-90			dB typ	$R_L = 50\ \Omega$, $C_L = 5\text{ pF}$, $f = 1\text{ MHz}$; see Figure 29
Channel-to-Channel Crosstalk (ADG659)	-90			dB typ	$R_L = 50\ \Omega$, $C_L = 5\text{ pF}$; $f = 1\text{ MHz}$; see Figure 31
-3 dB Bandwidth					
ADG658	180			MHz typ	$R_L = 50\ \Omega$, $C_L = 5\text{ pF}$; see Figure 30
ADG659	330			MHz typ	
C_S (OFF)	5			pF typ	$f = 1\text{ MHz}$
C_D (OFF)					
ADG658	29			pF typ	$f = 1\text{ MHz}$
ADG659	15			pF typ	$f = 1\text{ MHz}$

ADG658/ADG659

Parameter	B Version		Y Version	Unit	Test Conditions/Comments
	+25°C	-40°C to +85°C	-40°C to +125°C		
C _D , C _S (ON) ADG658 ADG659	30 16			pF typ pF typ	f = 1 MHz f = 1 MHz
POWER REQUIREMENTS I _{DD}	0.01		1	μA typ μA max	V _{DD} = 5.5 V Digital Inputs = 0 V or 5.5 V

! 設計上保証しますが、出荷テストは行いません。

2.7 V ~ 3.6 V の単電源

特に指定がない限り、 $V_{DD} = 2.7 \sim 3.6 \text{ V}$ 、 $V_{SS} = 0 \text{ V}$ 、 $GND = 0 \text{ V}$ 。

表 3.

Parameter	B Version		Y Version	Unit	Test Conditions/Comments
	+25°C	-40°C to +85°C	-40°C to +125°C		
ANALOG SWITCH					
Analog Signal Range			0 to V_{DD}	V	$V_{DD} = 2.7 \text{ V}$, $V_{SS} = 0 \text{ V}$
On Resistance (R_{ON})	185			Ω typ	$V_S = 0 \text{ V}$ to 2.7 V , $I_S = 0.1 \text{ mA}$; see Figure 21
	300	350	400	Ω max	
On Resistance Match between Channels (ΔR_{ON})	2			Ω typ	$V_S = 1.5 \text{ V}$, $I_S = 0.1 \text{ mA}$
	4.5	6	7	Ω max	
LEAKAGE CURRENTS					
Source OFF Leakage I_S (OFF)	± 0.005			nA typ	$V_{DD} = 3.3 \text{ V}$
	± 0.2		± 5	nA max	$V_S = 1 \text{ V}/3 \text{ V}$, $V_D = 3 \text{ V}/1 \text{ V}$; see Figure 22
Drain OFF Leakage I_D (OFF)	± 0.005			nA typ	$V_S = 1 \text{ V}/3 \text{ V}$, $V_D = 3 \text{ V}/1 \text{ V}$; see Figure 23
ADG658	± 0.2		± 5	nA max	
ADG659	± 0.1		± 2.5	nA max	
Channel ON Leakage I_D , I_S (ON)	± 0.005			nA typ	$V_S = V_D = 1 \text{ V}$ or 3 V , see Figure 24
ADG658	± 0.2		± 5	nA max	
ADG659	± 0.1		± 2.5	nA max	
DIGITAL INPUTS					
Input High Voltage, V_{INH}			2.0	V min	
Input Low Voltage, V_{INL}			0.5	V max	
Input Current					
I_{INL} or I_{INH}	0.005			μA typ	$V_{IN} = V_{INL}$ or V_{INH}
				μA max	
C_{IN} , Digital Input Capacitance	2			pF typ	
DYNAMIC CHARACTERISTICS¹					
$t_{TRANSITION}$	200			ns typ	$R_L = 300 \Omega$, $C_L = 35 \text{ pF}$
	370	440	490	ns max	$V_S = 1.5 \text{ V}$; see Figure 25
$t_{ON}(\overline{EN})$	230			ns typ	$R_L = 300 \Omega$, $C_L = 35 \text{ pF}$
	370	440	490	ns max	$V_S = 1.5 \text{ V}$; see Figure 27
$t_{OFF}(\overline{EN})$	50			ns typ	$R_L = 300 \Omega$, $C_L = 35 \text{ pF}$
	80	90	110	ns max	$V_S = 1.5 \text{ V}$; see Figure 27
Break-Before-Make Time Delay, t_{BBM}	200			ns typ	$R_L = 300 \Omega$, $C_L = 35 \text{ pF}$
			10	ns min	$V_{S1} = V_{S2} = 1.5 \text{ V}$; see Figure 26
Charge Injection	1			pC typ	$V_S = 1.5 \text{ V}$, $R_S = 0 \Omega$, $C_L = 1 \text{ nF}$; see Figure 28
	2			pC max	
Off Isolation	-90			dB typ	$R_L = 50 \Omega$, $C_L = 5 \text{ pF}$, $f = 1 \text{ MHz}$; see Figure 29
Channel-to-Channel Crosstalk	-90			dB typ	$R_L = 50 \Omega$, $C_L = 5 \text{ pF}$; $f = 1 \text{ MHz}$; see Figure 31
(ADG659)					
-3 dB Bandwidth					
ADG658	160			MHz typ	$R_L = 50 \Omega$, $C_L = 5 \text{ pF}$; see Figure 30
ADG659	300			MHz typ	
C_S (OFF)	5			pF typ	$f = 1 \text{ MHz}$
C_D (OFF)					
ADG658	29			pF typ	$f = 1 \text{ MHz}$
ADG659	15			pF typ	$f = 1 \text{ MHz}$

ADG658/ADG659

Parameter	B Version		Y Version	Unit	Test Conditions/Comments
	+25°C	-40°C to +85°C	-40°C to +125°C		
C _D , C _S (ON)					
ADG658	30			pF typ	f = 1 MHz
ADG659	16			pF typ	f = 1 MHz
POWER REQUIREMENTS					V _{DD} = 3.6 V
I _{DD}	0.01			μA typ	Digital Inputs = 0 V or 3.6 V
			1	μA max	

! 設計上保証しますが、出荷テストは行いません。

絶対最大定格

特に指定のない限り、 $T_A = 25$ 。

表 4.

Parameter	Rating
V_{DD} to V_{SS}	13 V
V_{DD} to GND	-0.3 V to +13 V
V_{SS} to GND	+0.3 V to -6.5 V
Analog Inputs ¹	$V_{SS} - 0.3$ V to $V_{DD} + 0.3$ V
Digital Inputs ¹	GND - 0.3 V to $V_{DD} + 0.3$ V or 10 mA, whichever occurs first
Peak Current, S or D (Pulsed at 1 ms, 10% duty cycle max)	40 mA
Continuous Current, S or D	20 mA
Operating Temperature Range	
Automotive (Y Version)	-40°C to +125°C
Industrial (B Version)	-40°C to +85°C
Storage Temperature Range	-65°C to +150°C
Junction Temperature	150°C
θ_{JA} Thermal Impedance	
16-Lead QSOP	104°C/W
16-Lead TSSOP	150.4°C/W
16-Lead LFCSP (4-Layer Board)	70°C/W
Lead Temperature, Soldering	
Vapor Phase (60 sec)	215°C
Infrared (15 sec)	220°C
ESD	5.5 kV

¹ A_X 、 \overline{EN} 、S、または D の過電圧は内部ダイオードでクランプされま
す。電流は最大定格に制限する必要があります。

上記の絶対最大定格を超えるストレスを加えるとデバイスに恒久的な損傷を与えることがあります。この規定はストレス定格の規定のみを目的とするものであり、この仕様の動作のセクションに記載する規定値以上でのデバイス動作を定めたものではありません。デバイスを長時間絶対最大定格状態に置くとデバイスの信頼性に影響を与えます。

ESD の注意



ESD（静電放電）の影響を受けやすいデバイスです。電荷を帯びたデバイスや回路ボードは、検知されないまま放電することがあります。本製品は当社独自の特許技術である ESD 保護回路を内蔵してはいますが、デバイスが高エネルギーの静電放電を被った場合、損傷を生じる可能性があります。したがって、性能劣化や機能低下を防止するため、ESD に対する適切な予防措置を講じることをお勧めします。

表 5.ADG658 の真理値表

A2	A1	A0	$\overline{\text{EN}}$	Switch Condition
X ¹	X ¹	X ¹	1	None
0	0	0	0	1
0	0	1	0	2
0	1	0	0	3
0	1	1	0	4
1	0	0	0	5
1	0	1	0	6
1	1	0	0	7
1	1	1	0	8

¹ X = Don't Care

表 6.ADG659 の真理値表

A1	A0	$\overline{\text{EN}}$	On Switch Pair
X ¹	X ¹	1	None
0	0	0	1
0	1	0	2
1	0	0	3
1	1	0	4

¹ X = Don't Care

ピン配置およびピン機能説明




図 2.16 ピン TSSOP/QSOP のピン配置




図 3.16 ピン 4 mm × 4 mm LFCSP のピン配置

表 7. ピン機能の説明

パラメータ	説明
V_{DD}	最も正側の電源電位。
V_{SS}	最も負側の電源電位。
I_{DD}	正の電源電流。
I_{SS}	負の電源電流。
GND	グラウンド・リファレンス(0 V)。
S	ソース・ピン。入力または出力。
D	ドレイン・ピン。入力または出力。
A_X	ロジック・コントロール入力。
\overline{EN}	アクティブ・ローのデジタル入力。ハイ・レベルのとき、デバイスがディスエーブルされて、すべてのチャンネルはスイッチ・オフされます。ロー・レベルのとき、 A_X ロジック入力により ON スイッチが指定されます。
$V_D (V_S)$	D、S ピンのアナログ電圧。
R_{ON}	D-S 間の抵抗。
ΔR_{ON}	任意の 2 チャンネル間のオン抵抗のマッチング、すなわち $R_{ONmax} - R_{ONmin}$ 。
$R_{FLAT(ON)}$	平坦性は、仕様で規定されたアナログ信号範囲におけるオン抵抗の最大値と最小値の差として定義されます。
$I_S (OFF)$	スイッチ・オフ時のソース・リーク電流。
$I_D (OFF)$	スイッチ・オフ時のドレイン・リーク電流。
$I_D, I_S (ON)$	スイッチ・オン時のチャンネル・リーク電流。
V_{INL}	ロジック 0 の最大入力電圧
V_{INH}	ロジック 1 の最小入力電圧
$I_{INL} (I_{INH})$	デジタル入力の入力電流
$C_S (OFF)$	スイッチ・オフ時のソース容量。グラウンドを基準に測定。
$C_D (OFF)$	スイッチ・オフ時のドレイン容量。グラウンドを基準に測定。
$C_D, C_S (ON)$	オン時のスイッチ容量。グラウンドを基準に測定。
C_{IN}	デジタル入力容量。

パラメータ	説明
t_{ON}	デジタル・コントロールの入力から出力スイッチ・オンまでの遅延。テスト回路 7 参照。
t_{OFF}	デジタル・コントロールの入力から出力スイッチ・オフまでの遅延。
t_{BBM}	オン時間。あるアドレス状態から別のアドレス状態へ切り替わるときの両スイッチの 80%ポイント間で測定したオフ時間。
チャージ・インジェクション	スイッチング時にデジタル入力からアナログ出力へ伝達されるグリッチ・インパルスの大きさ。
オフ時アイソレーション	オフ状態のスイッチを通過する不要信号の大きさ。
クロストーク帯域幅	寄生容量に起因して 1 つのチャンネルから別のチャンネルに混入する不要信号の大きさ。出力が 3 dB 減衰する周波数。
オン応答	オン状態にあるスイッチの周波数応答。
挿入損失	スイッチのオン抵抗に起因する損失。

代表的な性能特性




図 4. オン抵抗対 V_D (V_S)、両電源




図 7. さまざまな温度でのオン抵抗対 V_D (V_S)、単電源




図 5. オン抵抗対 V_D (V_S)、単電源




図 8. さまざまな温度でのオン抵抗対 V_D (V_S)、単電源




図 6. さまざまな温度でのオン抵抗対 V_D (V_S)、両電源




図 9. リーク電流の温度特性、両電源




図 10. リーク電流の温度特性、単電源




図 13. t_{ON}/t_{OFF} 時間の温度特性、単電源




図 11. チャージ・インジェクション対ソース電圧




図 14. オン応答の周波数特性(ADG658)




図 12. t_{ON}/t_{OFF} 時間の温度特性、両電源




図 15. オン応答の周波数特性(ADG659)




図 16. オフ時アイソレーションの周波数特性




図 19. V_{DD} 電流対ロジック・レベル




図 17. クロストークの周波数特性




図 20. ロジック・スレッシュールド電圧対電源電圧




図 18. THD + ノイズ

テスト回路




図 21. オン抵抗




図 23. Id (OFF)




図 22. Is (OFF)





図 24. Id (ON)



* SIMILAR CONNECTION FOR ADG659






図 25. マルチプレクサのスイッチング時間 $t_{\text{TRANSITION}}$




*SIMILAR CONNECTION FOR ADG659




03273-0-028

図 26. ブレーク・ビフォ・メーク時間遅延 t_{BBM}




*SIMILAR CONNECTION FOR ADG659




03273-0-029

図 27. イネーブル遅延、 $t_{ON}(\overline{EN})$ 、 $t_{OFF}(\overline{EN})$




*SIMILAR CONNECTION FOR ADG659




03273-0-030

図 28. チャージ・インジェクション




03273-0-031



03273-0-032

図 29.オフ時アイソレーション

図 30.帯域幅



03273-0-033

図 31.チャンネル間クロストーク

外形寸法




図 32.16 ピン薄型シュリンク・スモール・アウトライン・パッケージ[TSSOP] (RU-16)
寸法: mm





図 33.16 ピン・リードフレーム・チップ・スケール・パッケージ[LFCSP] (CP-16-4)
寸法: mm



COMPLIANT TO JEDEC STANDARDS MO-137AB

図 34.16 ピン・シュリンク・スモール・アウトライン・パッケージ[QSOP]
(RQ-16)
寸法: mm

オーダー・ガイド

Model	Temperature Range	Package Description	Package Option
ADG658YRU	-40°C to +125°C	16-Lead Thin Shrink Small Outline Package [TSSOP]	RU-16
ADG658YRU-REEL7	-40°C to +125°C	16-Lead Thin Shrink Small Outline Package [TSSOP]	RU-16
ADG658YRUZ ¹	-40°C to +125°C	16-Lead Thin Shrink Small Outline Package [TSSOP]	RU-16
ADG658YRUZ-REEL7 ¹	-40°C to +125°C	16-Lead Thin Shrink Small Outline Package [TSSOP]	RU-16
ADG658YCP	-40°C to +85°C	16-Lead Lead Frame Chip Scale Package [LFCSP]	CP-16
ADG658YCP-REEL7	-40°C to +85°C	16-Lead Lead Frame Chip Scale Package [LFCSP]	CP-16
ADG658YCPZ ¹	-40°C to +85°C	16-Lead Lead Frame Chip Scale Package [LFCSP]	CP-16
ADG658YRQ	-40°C to +125°C	16-Lead Shrink Small Outline Package [QSOP]	RQ-16
ADG658YRQ-REEL	-40°C to +125°C	16-Lead Shrink Small Outline Package [QSOP]	RQ-16
ADG658YRQZ ¹	-40°C to +125°C	16-Lead Shrink Small Outline Package [QSOP]	RQ-16
ADG658YRQZ-REEL7 ¹	-40°C to +125°C	16-Lead Shrink Small Outline Package [QSOP]	RQ-16
ADG659YRU	-40°C to +125°C	16-Lead Thin Shrink Small Outline Package [TSSOP]	RU-16
ADG659YRU-REEL7	-40°C to +125°C	16-Lead Thin Shrink Small Outline Package [TSSOP]	RU-16
ADG659YRUZ ¹	-40°C to +125°C	16-Lead Thin Shrink Small Outline Package [TSSOP]	RU-16
ADG659YRUZ-REEL7 ¹	-40°C to +125°C	16-Lead Thin Shrink Small Outline Package [TSSOP]	RU-16
ADG659WYRUZ-REEL7 ^{1,2}	-40°C to +125°C	16-Lead Thin Shrink Small Outline Package [TSSOP]	RU-16
ADG659YCP	-40°C to +85°C	16-Lead Lead Frame Chip Scale Package [LFCSP]	CP-16
ADG659YCPZ ¹	-40°C to +85°C	16-Lead Lead Frame Chip Scale Package [LFCSP]	CP-16
ADG659YCPZ-REEL7 ¹	-40°C to +85°C	16-Lead Lead Frame Chip Scale Package [LFCSP]	CP-16
ADG659YRQ	-40°C to +125°C	16-Lead Shrink Small Outline Package [QSOP]	RQ-16
ADG659YRQ-REEL	-40°C to +125°C	16-Lead Shrink Small Outline Package [QSOP]	RQ-16
ADG659YRQ-REEL7	-40°C to +125°C	16-Lead Shrink Small Outline Package [QSOP]	RQ-16
ADG659YRQZ ¹	-40°C to +125°C	16-Lead Shrink Small Outline Package [QSOP]	RQ-16

¹ Z = RoHS 準拠製品。

² 車載システム向けに認定済み。