

ADG1201/ADG1202

特長

オフ容量: 2.4 pF
 チャージ・インジェクション: 1 pC 以下
 低リーク: 85°Cで最大 0.6 nA
 オン抵抗: 120 Ω
 動作仕様: ±15 V、+12 V
 VL 電源が不要
 3 V ロジック互換入力
 レール to レール動作
 6 ピン SOT-23 パッケージを採用

アプリケーション

自動テスト装置
 データ・アキュイジション・システム
 バッテリ駆動のシステム
 サンプル・アンド・ホールド・システム
 オーディオ信号のルーティング
 ビデオ信号のルーティング
 通信システム

概要

ADG1201/ADG1202 は、iCMOS® (工業用 CMOS) 製造プロセスを採用してデザインされた SPST スイッチを内蔵するモノリシック CMOS デバイスです。iCMOS は、高電圧 CMOS とバイポーラ技術を組み合わせたモジュラー製造プロセスです。この技術は、前世代の高電圧では実現できなかったフットプリントで 33 V 動作が可能な広範囲な高性能アナログ IC の開発を可能にしました。iCMOS デバイスでは、従来型 CMOS プロセスを採用したアナログ IC とは異なり、高電源電圧に耐えると同時に、性能の強化、大幅な消費電力の削減、パッケージの小型化が可能になりました。

これらのスイッチは、極めて小さい容量とチャージ・インジェクションを持つため、低グリッチと高速セトリングを必要とするデータ・アキュイジションとサンプル・アンド・ホールドのアプリケーションに最適なソリューションになっています。このデバイスは、高速なスイッチング速度と広い信号帯域幅の組み合わせにより、ビデオ信号スイッチングにも適しています。

機能ブロック図




図 1.

iCMOS 構造により消費電力が極めて少ないため、携帯機器とバッテリー駆動の計装機器に最適なデバイスになっています。

ADG1201/ADG1202 は、シングル・ポール/シングル・スロー (SPST) スイッチを内蔵しています。図 1 に示すように、ロジック入力 1 に対して、ADG1201 のスイッチは閉じ、ADG1202 のスイッチは開きます。各スイッチはオンのとき等しく両方向に導通し、電源電圧までの入力信号範囲を持っています。オフ状態では、電源電圧までの信号レベルを阻止します。

製品のハイライト

1. 超低容量。
2. チャージ・インジェクション: 1 pC 以下
3. 超低リーク
4. 3 V ロジック互換デジタル入力: $V_{IH} = 2.0 V$ 、 $V_{IL} = 0.8 V$
5. V_L ロジック電源が不要
6. SOT-23 パッケージを採用

アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいは利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、アナログ・デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するものでもありません。仕様は、予告なく変更される場合があります。本紙記載の商標および登録商標は、各社の所有に属します。
 ※日本語データシートは REVISION が古い場合があります。最新の内容については、英語版をご参照ください。

©2008 Analog Devices, Inc. All rights reserved.

Rev. 0

目次

特長	1	絶対最大定格	5
アプリケーション	1	ESD の注意	5
機能ブロック図	1	ピン配置およびピン機能説明	6
概要	1	代表的な性能特性	7
製品のハイライト	1	テスト回路	10
改訂履歴	2	用語	12
仕様	3	外形寸法	13
両電源	3	オーダー・ガイド	13
単電源	4		

改訂履歴

2/08—Revision 0: Initial Version

仕様

両電源

特に指定のない限り、 $V_{DD} = 15\text{ V} \pm 10\%$ 、 $V_{SS} = -15\text{ V} \pm 10\%$ 、 $GND = 0\text{ V}$ 。

表 1.

Parameter	B Version ¹			Unit	Test Conditions/Comments
	25°C	-40°C to +85°C	-40°C to +125°C		
ANALOG SWITCH					
Analog Signal Range			V_{DD} to V_{SS}	V	
On Resistance (R_{ON})	120			Ω typ	$V_{DD} = +13.5\text{ V}$, $V_{SS} = -13.5\text{ V}$
	200	240	270	Ω max	$V_S = \pm 10\text{ V}$, $I_S = -1\text{ mA}$; see Figure 20
On Resistance Flatness ($R_{FLAT(ON)}$)	20			Ω typ	$V_S = -5\text{ V}$, 0 V , and $+5\text{ V}$; $I_S = -1\text{ mA}$
	60	72	79	Ω max	
LEAKAGE CURRENTS					
Source Off Leakage, I_S (Off)	± 0.004			nA typ	$V_{DD} = +16.5\text{ V}$, $V_{SS} = -16.5\text{ V}$
	± 0.1	± 0.6	± 1	nA max	$V_S = \pm 10\text{ V}$, $V_D = \pm 10\text{ V}$; see Figure 21
Drain Off Leakage, I_D (Off)	± 0.004			nA typ	$V_S = \pm 10\text{ V}$, $V_D = \pm 10\text{ V}$; see Figure 21
	± 0.1	± 0.6	± 1	nA max	
Channel On Leakage, I_D , I_S (On)	± 0.04			nA typ	$V_S = V_D = \pm 10\text{ V}$; see Figure 22
	± 0.15	± 0.6	± 1	nA max	
DIGITAL INPUTS					
Input High Voltage, V_{INH}			2.0	V min	
Input Low Voltage, V_{INL}			0.8	V max	
Input Current, I_{INL} or I_{INH}	0.005			μA typ	$V_{IN} = V_{INL}$ or V_{INH}
			± 0.1	μA max	
Digital Input Capacitance, C_{IN}	2.5			pF typ	
DYNAMIC CHARACTERISTICS²					
t_{ON}	140			ns typ	$R_L = 300\ \Omega$, $C_L = 35\text{ pF}$
	170	200	230	ns max	$V_S = 10\text{ V}$; see Figure 26
t_{OFF}	90			ns typ	$R_L = 300\ \Omega$, $C_L = 35\text{ pF}$
	105	130	141	ns max	$V_S = 10\text{ V}$; see Figure 26
Charge Injection	-0.8			pC typ	$V_S = 0\text{ V}$, $R_S = 0\ \Omega$, $C_L = 1\text{ nF}$; see Figure 27
Off Isolation	80			dB typ	$R_L = 50\ \Omega$, $C_L = 5\text{ pF}$, $f = 1\text{ MHz}$; see Figure 23
Total Harmonic Distortion + Noise	0.15			% typ	$R_L = 10\text{ k}\Omega$, 5 V rms , $f = 20\text{ Hz}$ to 20 kHz
-3 dB Bandwidth	660			MHz typ	$R_L = 50\ \Omega$, $C_L = 5\text{ pF}$; see Figure 24
C_S (Off)	2.4			pF typ	$V_S = 0\text{ V}$, $f = 1\text{ MHz}$
	3			pF max	$V_S = 0\text{ V}$, $f = 1\text{ MHz}$
C_D (Off)	2.8			pF typ	$V_S = 0\text{ V}$, $f = 1\text{ MHz}$
	3.3			pF max	$V_S = 0\text{ V}$, $f = 1\text{ MHz}$
C_D , C_S (On)	4.7			pF typ	$V_S = 0\text{ V}$, $f = 1\text{ MHz}$
	5.6			pF max	$V_S = 0\text{ V}$, $f = 1\text{ MHz}$
POWER REQUIREMENTS					
I_{DD}	0.001			μA typ	$V_{DD} = +16.5\text{ V}$, $V_{SS} = -16.5\text{ V}$
			1.0	μA max	Digital inputs = 0 V or V_{DD}
I_{DD}	60			μA typ	Digital inputs = 5 V
			95	μA max	
I_{SS}	0.001			μA typ	Digital inputs = 0 V , 5 V or V_{DD}
			1.0	μA max	
V_{DD}/V_{SS}			± 5 to ± 16.5	V min/max	$GND = 0\text{ V}$

¹ Bバージョンの温度範囲は-40°C~+125°C。

² 設計上保証しますが、出荷テストは行いません。

単電源

特に指定のない限り、 $V_{DD} = 12\text{ V} \pm 10\%$ 、 $V_{SS} = 0\text{ V}$ 、 $GND = 0\text{ V}$ 。

表 2.

Parameter	B Version ¹			Unit	Test Conditions/Comments
	25°C	-40°C to +85°C	-40°C to +125°C		
ANALOG SWITCH					
Analog Signal Range			0 V to V_{DD}	V	
On Resistance (R_{ON})	300			Ω typ	$V_{DD} = 10.8\text{ V}$, $V_{SS} = 0\text{ V}$
	475	567	625	Ω max	$V_S = 0\text{ V}$ to 10 V , $I_S = -1\text{ mA}$; see Figure 20
On Resistance Flatness ($R_{FLAT(ON)}$)	60			Ω typ	$V_S = 3\text{ V}$, 6 V , and 9 V , $I_S = -1\text{ mA}$
LEAKAGE CURRENTS					
Source Off Leakage, I_S (Off)	± 0.006			nA typ	$V_{DD} = 13.2\text{ V}$, $V_{SS} = 0\text{ V}$
	± 0.1	± 0.6	± 1	nA max	$V_S = 1\text{ V}$ or 10 V , $V_D = 10\text{ V}$ or 1 V ; see Figure 21
Drain Off Leakage, I_D (Off)	± 0.006			nA typ	$V_S = 1\text{ V}$ or 10 V , $V_D = 10\text{ V}$ or 1 V ; see Figure 21
	± 0.1	± 0.6	± 1	nA max	
Channel On Leakage, I_D , I_S (On)	± 0.04			nA typ	$V_S = V_D = 1\text{ V}$ or 10 V ; see Figure 22
	± 0.15	± 0.6	± 1	nA max	
DIGITAL INPUTS					
Input High Voltage, V_{INH}			2.0	V min	
Input Low Voltage, V_{INL}			0.8	V max	
Input Current, I_{INL} or I_{INH}	0.001			μA typ	$V_{IN} = V_{INL}$ or V_{INH}
			± 0.1	μA max	
Digital Input Capacitance, C_{IN}	3			pF typ	
DYNAMIC CHARACTERISTICS²					
t_{ON}	190			ns typ	$R_L = 300\ \Omega$, $C_L = 35\text{ pF}$
	250	295	340	ns max	$V_S = 8\text{ V}$; see Figure 26
t_{OFF}	120			ns typ	$R_L = 300\ \Omega$, $C_L = 35\text{ pF}$
	155	190	210	ns max	$V_S = 8\text{ V}$; see Figure 26
Charge Injection	0.8			pC typ	$V_S = 6\text{ V}$, $R_S = 0\ \Omega$, $C_L = 1\text{ nF}$; see Figure 27
Off Isolation	80			dB typ	$R_L = 50\ \Omega$, $C_L = 5\text{ pF}$, $f = 1\text{ MHz}$; see Figure 23
-3 dB Bandwidth	520			MHz typ	$R_L = 50\ \Omega$, $C_L = 5\text{ pF}$; see Figure 24
C_S (Off)	2.7			pF typ	$V_S = 6\text{ V}$, $f = 1\text{ MHz}$
	3.3			pF max	$V_S = 6\text{ V}$, $f = 1\text{ MHz}$
C_D (Off)	3.1			pF typ	$V_S = 6\text{ V}$, $f = 1\text{ MHz}$
	3.6			pF max	$V_S = 6\text{ V}$, $f = 1\text{ MHz}$
C_D , C_S (On)	5.3			pF typ	$V_S = 6\text{ V}$, $f = 1\text{ MHz}$
	6.3			pF max	$V_S = 6\text{ V}$, $f = 1\text{ MHz}$
POWER REQUIREMENTS					
I_{DD}	0.001			μA typ	$V_{DD} = 13.2\text{ V}$
			1.0	μA max	Digital inputs = 0 V or V_{DD}
I_{DD}	60			μA typ	Digital inputs = 5 V
			95	μA max	
V_{DD}			+5/+16.5	V min/max	$V_{SS} = 0\text{ V}$, $GND = 0\text{ V}$

¹ Bバージョンの温度範囲は-40°C~+125°C。

² 設計上保証しますが、出荷テストは行いません。

絶対最大定格

特に指定のない限り、 $T_A = 25^\circ\text{C}$ 。

表 3.

Parameter	Rating
V_{DD} to V_{SS}	35 V
V_{DD} to GND	-0.3 V to +25 V
V_{SS} to GND	+0.3 V to -25 V
Analog Inputs ¹	$V_{SS} - 0.3$ V to $V_{DD} + 0.3$ V or 30 mA, whichever occurs first
Digital Inputs ¹	GND - 0.3 V to $V_{DD} + 0.3$ V or 30 mA, whichever occurs first
Peak Current, S or D	100 mA (pulsed at 1 ms, 10% duty cycle maximum)
Continuous Current per Channel, S or D	30 mA
Operating Temperature Range Industrial (B Version)	-40°C to +125°C
Storage Temperature Range	-65°C to +150°C
Junction Temperature 6 Lead SOT-23	150°C
θ_{JA} , Thermal Impedance	229.6°C/W
θ_{JC} , Thermal Impedance	91.99°C/W
Reflow Soldering Peak Temperature, Pb-free	260°C

¹ IN、S、または D での過電圧は内部ダイオードでクランプされます。電流は、規定された最大定格に制限してください。

上記の絶対最大定格を超えるストレスを加えるとデバイスに恒久的な損傷を与えることがあります。この規定はストレス定格の規定のみを目的とするものであり、この仕様の動作の節に記載する規定値以上のデバイス動作を定めたものではありません。デバイスを長時間絶対最大定格状態に置くとデバイスの信頼性に影響を与えます。

ESD の注意



ESD（静電放電）の影響を受けやすいデバイスです。電荷を帯びたデバイスや回路ボードは、検知されないまま放電することがあります。本製品は当社独自の特許技術である ESD 保護回路を内蔵してはいますが、デバイスが高エネルギーの静電放電を被った場合、損傷を生じる可能性があります。したがって、性能劣化や機能低下を防止するため、ESD に対する適切な予防措置を講じることをお勧めします。

ピン配置およびピン機能説明




図 2.SOT-23 ピン配置

表 4.ピン機能の説明

ピン番号	記号	説明
1	VDD	正電源電位。
2	GND	グラウンド基準電圧(0 V)。
3	VSS	最も負側の電源電位。
4	S	ソース・ピン。入力または出力。
5	D	ドレイン・ピン。入力または出力。
6	IN	ロジック・コントロール入力。

表 5.ADG1201/ADG1202 の真理値表

ADG1201 IN	ADG1202 IN	Switch Condition
1	0	On
0	1	Off

代表的な性能特性




図 3. V_D (V_S) の関数としてのオン抵抗
両電源




図 6. V_D (V_S) の関数としてのさまざまな温度でのオン抵抗
両電源




図 4. V_D (V_S) の関数としてのオン抵抗
両電源




図 7. V_D (V_S) の関数としてのさまざまな温度でのオン抵抗
単電源




図 5. V_D (V_S) の関数としてのオン抵抗
単電源




図 8. 温度の関数としてのリーク電流
両電源




図 9. 温度の関数としてのリーク電流、両電源




図 12. チャージ・インジェクション対ソース電圧




図 10. 温度の関数としてのリーク電流、単電源




図 13. T_{ON}/T_{OFF} 時間の温度特性




図 11. I_{DD} 対ロジック・レベル




図 14. オフ時アイソレーションの周波数特性




図 15. オン応答の周波数特性




図 18. 容量対入力電圧、単電源




図 16. THD + N の周波数特性




図 19. ACPSRR の周波数特性




図 17. 容量対入力電圧、両電源

テスト回路




図 20. オン抵抗




図 23. オフ時アイソレーション




図 21. オフ時リーク




図 24. 帯域幅




図 22. オン時リーク




図 25. THD + ノイズ




図 26. スイッチング時間




図 27. チャージ・インJECTION

用語

I_{DD}

正電源電流。

I_{SS}

負電源電流。

$V_D (V_S)$

D、Sピンのアナログ電圧。

R_{ON}

D-S間の抵抗。

$R_{FLAT(ON)}$

平坦性は、仕様が規定されたアナログ信号範囲におけるオン抵抗の最大値と最小値の差として定義されます。

$I_S (Off)$

スイッチ「オフ」時のソース・リーク電流。

$I_D (Off)$

スイッチ「オフ」時のドレイン・リーク電流。

$I_D, I_S (On)$

スイッチ「オン」時のチャンネル・リーク電流。

V_{INL}

ロジック「0」の最大入力電圧。

V_{INH}

ロジック「1」の最小入力電圧。

$I_{INL} (I_{INH})$

デジタル入力の入力電流。

$C_S (Off)$

スイッチ「オフ」時のソース容量。グラウンドを基準として測定。

$C_D (Off)$

スイッチ「オフ」時のドレイン容量。グラウンドを基準として測定。

$C_D, C_S (On)$

スイッチ「オン」時の容量。グラウンドを基準として測定。

C_{IN}

デジタル入力容量。

t_{ON}

デジタル・コントロール入力の入力から出力スイッチ・オンまでの遅延。図 26を参照してください。

t_{OFF}

デジタル・コントロール入力の入力から出力スイッチ・オフまでの遅延。図 26を参照してください。

チャージ・インジェクション

スイッチング時にデジタル入力からアナログ出力へ伝達されるグリッチ・インパルスの大きさ。

オフ時アイソレーション

「オフ」状態のスイッチを通過する不要信号の大きさ。

クロストーク

寄生容量に起因して1つのチャンネルから別のチャンネルに伝達される不要信号の大きさ。

帯域幅

出力が3 dB減衰する周波数。

オン応答

「オン」状態にあるスイッチの周波数応答

挿入損失

スイッチのオン抵抗に起因する損失。


THD + N

高調波振幅と信号ノイズの和の基本波に対する比。

ACPSRR (AC Power Supply Rejection Ratio)

電源電圧ピンに現れるノイズとスプリアス信号がスイッチ出力へ混入するのを防止するデバイスの能力を表します。デバイスのDC電圧が0.62 V p-pの正弦波で変調されます。出力の信号振幅の、変調振幅に対する比がACPSRRです。

外形寸法



COMPLIANT TO JEDEC STANDARDS MO-178-AB

図 28.6 ピン・スモール・アウトライン・トランジスタ・パッケージ[SOT-23]
(RJ-6)
寸法: mm

オーダー・ガイド

Model	Temperature Range	Package Description	Package Option	Branding
ADG1201BRJZ-R2 ¹	-40°C to +125°C	6-Lead Small Outline Transistor Package [SOT-23]	RJ-6	S25
ADG1201BRJZ-REEL7 ¹	-40°C to +125°C	6-Lead Small Outline Transistor Package [SOT-23]	RJ-6	S25
ADG1202BRJZ-R2 ¹	-40°C to +125°C	6-Lead Small Outline Transistor Package [SOT-23]	RJ-6	S26
ADG1202BRJZ-REEL7 ¹	-40°C to +125°C	6-Lead Small Outline Transistor Package [SOT-23]	RJ-6	S26

¹ Z = RoHS 準拠製品