



# 5 GHz、低歪の ADCドライバ/ライン・ドライバ

## ADA4960-1

### 特長

- 3 dB 帯域幅: 5 GHz ( $A_V = 6$  dB)
- 1本の抵抗で0 dB~18 dBのゲインが設定可能
- 差動入力またはシングルエンド入力で差動出力
- 低い高調波歪み( $A_V = 6$  dBでのHD2/HD3)
  - 250 MHzで-88/-69 dBc
  - 500 MHzで-77/-66 dBc
  - 1 GHzで-73/-72 dBc
- 1 GHzでのIMD3 = -63 dBc
- スルーレート
  - 8700 V/ $\mu$ s ( $A_V = 6$  dB, 2 Vステップ)
  - 6600 V/ $\mu$ s ( $A_V = 18$  dB, 2 Vステップ)
- 高速なセトリング・タイム: 1%へ1 ns, 0.1%へ1.4 ns
- 高速なオーバードライブ回復時間: 1%へ6.7 ns, 0.5%へ9.3 ns
- 単電源動作: 5 V
- ゲイン平坦性: 300 MHzまで0.1 dB
- DCレベル変換
- 16ピンLFCSPを採用

### アプリケーション

- ギガサンプルADCの差動ADCドライバ
- プリエンファシス付きのGBPSライン・ドライバ
- 高速データ・アキュジション
- 電子探索カウンターメジャ
- パルスのキャプチャとコンデショニング
- オシロスコープ
- 衛星通信
- シングルエンド/差動変換
- RF/IFゲイン・ブロック

### 概要

ADA4960-1は、RFおよびIFアプリケーション向けに最適化された高性能差動アンプです。このデバイスは1 GHzまでの周波数および1 GHzを超える周波数で63 dB以上のIMD3性能を実現するため、8~10ビットのギガサンプルA/Dコンバータ(ADC)に対する最適なドライバになっています。

ADA4960-1のバッファ付き入力は、ゲイン設定抵抗( $R_G$ )を信号入力から分離して10 k $\Omega$ 一定の入力抵抗を維持するため、整合と入力駆動条件が容易になります。ADA4960-1の公称差動出力インピーダンスは150  $\Omega$ です。

ADA4960-1は、1 GHzまでおよび1 GHzを超える周波数で広帯域低歪み性能を持つように最適化されています。これらの特性と調整可能なゲイン機能により、このデバイスは低歪み、低ノイズ、低消費電力が不可欠な汎用IFアプリケーションおよび広帯域アプリケーションに対する最適な選択肢になっています。

### 機能ブロック図




図 1.




図 2. 立ち上がり時間、 $V_{OUT} = 2$  V p-p、 $T_A = 25^\circ\text{C}$ 、 $A_V = 6$  dB、 $A_V = 12$  dB、 $A_V = 18$  dB

このデバイスは、スルーレート、帯域幅、広帯域歪みの最適な組み合わせを持つように最適化されています。これらの特性により、多様なADCを駆動できるようになっています。このデバイスは、ミキサー、ピン・ダイオード減衰器、SAWフィルタ、複数素子のディスクリート・デバイスの駆動に最適です。

ユーザ設定可能なゲイン調整機能と帯域幅拡張機能を使うと、ライン・ドライバ・アプリケーションとチャンネル等化アプリケーション向けにADA4960-1を構成することができます。

ADA4960-1の静止電流は60 mA (typ)です。ディスエーブル時の消費電流は3 mA以下であるため、優れた入力-出力間アイソレーション機能を提供します。

ADA4960-1はアナログ・デバイス社の高速SiGeプロセスで製造され、小型の3 mm  $\times$  3 mm 16ピンLFCSPパッケージを採用しています。動作温度範囲は-40°C~+85°Cです。

アナログ・デバイス社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいは利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、アナログ・デバイス社の特許または特許の権利の使用を明示的または暗示的に許諾するものでもありません。仕様は、予告なく変更される場合があります。本紙記載の商標および登録商標は、各社の所有に属します。  
※日本語版資料は REVISION が古い場合があります。最新の内容については、英語版をご参照ください。  
©2010 Analog Devices, Inc. All rights reserved.

Rev. 0

アナログ・デバイス株式会社

本 社 / 〒105-6891 東京都港区海岸 1-16-1 ニューピア竹芝サウスタワービル  
電話 03 (5402) 8200  
大阪営業所 / 〒532-0003 大阪府大阪市淀川区宮原 3-5-36 新大阪トラストタワー  
電話 06 (6350) 6868

## 目次

特長.....	1	回路説明.....	13
アプリケーション.....	1	基本構造.....	13
機能ブロック図.....	1	アプリケーション情報.....	14
概要.....	1	基本接続.....	14
改訂履歴.....	2	入力インターフェースと出力インターフェース.....	14
仕様.....	3	ゲイン調整.....	15
絶対最大定格.....	6	帯域幅拡張機能.....	15
熱抵抗.....	6	ADCのインターフェース.....	16
最大消費電力.....	6	ライン・ドライバ・アプリケーション.....	16
ESDの注意.....	6	オーバードライブと回復時間.....	17
ピン配置およびピン機能説明.....	7	レイアウト、グラウンド接続、バイパス.....	18
代表的な性能特性.....	8	外形寸法.....	19
テスト回路.....	12	オーダー・ガイド.....	19

## 改訂履歴

4/10—Revision 0: Initial Version

## 仕様

VCC = 5 V、VOCM = 2.5 V、 $R_L = 100 \Omega$  差動、 $A_V = 6 \text{ dB}$ 、 $C_L = 1 \text{ pF}$  差動、 $f = 140 \text{ MHz}$ 、 $T = 25^\circ\text{C}$ 。入力と出力は AC 結合。

表 1.

Parameter	Conditions	Min	Typ	Max	Unit
<b>DYNAMIC PERFORMANCE</b>					
-3 dB Bandwidth	$A_V = 6 \text{ dB}$ , $V_{OUT} \leq 1.0 \text{ V p-p}$		5000		MHz
	$A_V = 12 \text{ dB}$ , $V_{OUT} \leq 1.0 \text{ V p-p}$		2000		MHz
	$A_V = 18 \text{ dB}$ , $V_{OUT} \leq 1.0 \text{ V p-p}$		1200		MHz
Bandwidth for 0.1 dB Flatness	$V_{OUT} \leq 1.0 \text{ V p-p}$		300		MHz
Gain Accuracy	$R_G = 95.3 \Omega$		0.5		dB
Gain Supply Sensitivity	$V_S \pm 5\%$		0.2		dB/V
Gain Temperature Sensitivity	$-40^\circ\text{C}$ to $+85^\circ\text{C}$		2.5		mdB/ $^\circ\text{C}$
Slew Rate	$A_V = 6 \text{ dB}$ , $V_{OUT} = 2 \text{ V step}$ , 20% to 80%		8700		V/ $\mu\text{s}$
	$A_V = 12 \text{ dB}$ , $V_{OUT} = 2 \text{ V step}$ , 20% to 80%		7700		V/ $\mu\text{s}$
	$A_V = 18 \text{ dB}$ , $V_{OUT} = 2 \text{ V step}$ , 20% to 80%		6600		V/ $\mu\text{s}$
	$A_V = 6 \text{ dB}$ , $V_{OUT} = 1 \text{ V step}$ , 20% to 80%		7200		V/ $\mu\text{s}$
	$A_V = 12 \text{ dB}$ , $V_{OUT} = 1 \text{ V step}$ , 20% to 80%		4900		V/ $\mu\text{s}$
	$A_V = 18 \text{ dB}$ , $V_{OUT} = 1 \text{ V step}$ , 20% to 80%		3700		V/ $\mu\text{s}$
Settling Time	1 V step to 1%		1		ns
	1 V step to 0.1%		1.4		ns
Overdrive Recovery Time	$V_{IN} = 1 \text{ V}$ to 0 V step, $A_V = 12 \text{ dB}$ , $V_{OUT} \leq 1\%$		6.7		ns
	$V_{IN} = 1 \text{ V}$ to 0 V step, $A_V = 12 \text{ dB}$ , $V_{OUT} \leq 0.5\%$		9.3		ns
Reverse Isolation (S12)	$f \leq 1 \text{ GHz}$		68		dB
<b>INPUT/OUTPUT CHARACTERISTICS</b>					
Output Common Mode			$V_S/2$		V
VOCM Adjustment Range		1		2.75	V
Input Common-Mode Range		2.25		2.75	V
Maximum Output Voltage Swing	1 dB compressed		3.5		V p-p
Output Common-Mode Offset	Referenced to VCC/2	-20		+10	mV
Output Common-Mode Drift	$-40^\circ\text{C}$ to $+85^\circ\text{C}$		0.05		mV/ $^\circ\text{C}$
Output Differential Offset Voltage		-36		+22	mV
Common-Mode Rejection Ratio (CMRR)			60		dB
Output Differential Offset Drift	$-40^\circ\text{C}$ to $+85^\circ\text{C}$		0.05		mV/ $^\circ\text{C}$
Input Bias Current	$-40^\circ\text{C}$ to $+85^\circ\text{C}$		-20		$\mu\text{A}$
Input Resistance (Differential)	$A_V = \text{all gains}$		10		k $\Omega$
Input Capacitance (Differential)	$A_V = \text{all gains}$		0.4		pF
Input Resistance (Single-Ended)	$A_V = \text{all gains}$		5		k $\Omega$
Input Capacitance (Single-Ended)	$A_V = \text{all gains}$		0.8		pF
Output Resistance (Differential)			150		$\Omega$
Output Capacitance (Differential)			1.2		pF
<b>POWER INTERFACE</b>					
Supply Voltage		4.75	5.0	5.25	V
ENB Threshold	Low to high	2.2			V
	High to low			1.3	V
ENB Input Bias Current	ENB high		30		$\mu\text{A}$
	ENBL low		-180		$\mu\text{A}$
Quiescent Current	ENB high	56	60	64	mA
	ENBL low		2.9		mA

Parameter	Conditions	Min	Typ	Max	Unit
<b>NOISE/HARMONIC PERFORMANCE</b>					
<b>140 MHz</b>					
Second/Third Harmonic Distortion	$A_V = 6 \text{ dB}, V_{OUT} = 0.9 \text{ V p-p}$		-91/-73		dBc
	$A_V = 12 \text{ dB}, V_{OUT} = 0.9 \text{ V p-p}$		-86/-73		dBc
	$A_V = 18 \text{ dB}, V_{OUT} = 0.9 \text{ V p-p}$		-82/-72		dBc
OIP3/IMD3	$A_V = 6 \text{ dB}, V_{OUT} = 0.9 \text{ V p-p composite (2 MHz spacing)}$		+33.2/-79		dBm/dBc
	$A_V = 12 \text{ dB}, V_{OUT} = 0.9 \text{ V p-p composite (2 MHz spacing)}$		+33.4/-78		dBm/dBc
	$A_V = 18 \text{ dB}, V_{OUT} = 0.9 \text{ V p-p composite (2 MHz spacing)}$		+33.3/-78		dBm/dBc
Noise Spectral Density (RTI)	$A_V = 6 \text{ dB}$		5.4		nV/ $\sqrt{\text{Hz}}$
	$A_V = 12 \text{ dB}$		3.2		nV/ $\sqrt{\text{Hz}}$
	$A_V = 18 \text{ dB}$		2.1		nV/ $\sqrt{\text{Hz}}$
1 dB Compression Point (RTO)	$A_V = 6 \text{ dB}$		12.0		dBm
	$A_V = 12 \text{ dB}$		12.0		dBm
	$A_V = 18 \text{ dB}$		11.9		dBm
<b>250 MHz</b>					
Second/Third Harmonic Distortion	$A_V = 6 \text{ dB}, V_{OUT} = 0.9 \text{ V p-p}$		-88/-69		dBc
	$A_V = 12 \text{ dB}, V_{OUT} = 0.9 \text{ V p-p}$		-81/-68		dBc
	$A_V = 18 \text{ dB}, V_{OUT} = 0.9 \text{ V p-p}$		-77/-68		dBc
OIP3/IMD3	$A_V = 6 \text{ dB}, V_{OUT} = 0.9 \text{ V p-p composite (2 MHz spacing)}$		+32.5/-77		dBm/dBc
	$A_V = 12 \text{ dB}, V_{OUT} = 0.9 \text{ V p-p composite (2 MHz spacing)}$		+32.6/-77		dBm/dBc
	$A_V = 18 \text{ dB}, V_{OUT} = 0.9 \text{ V p-p composite (2 MHz spacing)}$		+32.1/-76		dBm/dBc
Noise Spectral Density (RTI)	$A_V = 6 \text{ dB}$		5.4		nV/ $\sqrt{\text{Hz}}$
	$A_V = 12 \text{ dB}$		3.1		nV/ $\sqrt{\text{Hz}}$
	$A_V = 18 \text{ dB}$		2.0		nV/ $\sqrt{\text{Hz}}$
1 dB Compression Point (RTO)	$A_V = 6 \text{ dB}$		12.0		dBm
	$A_V = 12 \text{ dB}$		11.9		dBm
	$A_V = 18 \text{ dB}$		11.7		dBm
<b>500 MHz</b>					
Second/Third Harmonic Distortion	$A_V = 6 \text{ dB}, V_{OUT} = 0.9 \text{ V p-p}$		-77/-66		dBc
	$A_V = 12 \text{ dB}, V_{OUT} = 0.9 \text{ V p-p}$		-71/-66		dBc
	$A_V = 18 \text{ dB}, V_{OUT} = 0.9 \text{ V p-p}$		-68/-65		dBc
OIP3/IMD3	$A_V = 6 \text{ dB}, V_{OUT} = 0.9 \text{ V p-p composite (2 MHz spacing)}$		+30.2/-72		dBm/dBc
	$A_V = 12 \text{ dB}, V_{OUT} = 0.9 \text{ V p-p composite (2 MHz spacing)}$		+29.9/-71		dBm/dBc
	$A_V = 18 \text{ dB}, V_{OUT} = 0.9 \text{ V p-p composite (2 MHz spacing)}$		+29.1/-70		dBm/dBc
Noise Spectral Density (RTI)	$A_V = 6 \text{ dB}$		5.2		nV/ $\sqrt{\text{Hz}}$
	$A_V = 12 \text{ dB}$		3.0		nV/ $\sqrt{\text{Hz}}$
	$A_V = 18 \text{ dB}$		1.9		nV/ $\sqrt{\text{Hz}}$
1 dB Compression Point (RTO)	$A_V = 6 \text{ dB}$		11.6		dBm
	$A_V = 12 \text{ dB}$		11.4		dBm
	$A_V = 18 \text{ dB}$		11.0		dBm
<b>750 MHz</b>					
Second/Third Harmonic Distortion	$A_V = 6 \text{ dB}, V_{OUT} = 0.9 \text{ V p-p}$		-70/-68		dBc
	$A_V = 12 \text{ dB}, V_{OUT} = 0.9 \text{ V p-p}$		-67/-69		dBc
	$A_V = 18 \text{ dB}, V_{OUT} = 0.9 \text{ V p-p}$		-64/-69		dBc
OIP3/IMD3	$A_V = 6 \text{ dB}, V_{OUT} = 0.9 \text{ V p-p composite (2 MHz spacing)}$		+28.3/-67		dBm/dBc
	$A_V = 12 \text{ dB}, V_{OUT} = 0.9 \text{ V p-p composite (2 MHz spacing)}$		+27.7/-67		dBm/dBc
	$A_V = 18 \text{ dB}, V_{OUT} = 0.9 \text{ V p-p composite (2 MHz spacing)}$		+26.9/-65		dBm/dBc
Noise Spectral Density (RTI)	$A_V = 6 \text{ dB}$		5.0		nV/ $\sqrt{\text{Hz}}$
	$A_V = 12 \text{ dB}$		3.0		nV/ $\sqrt{\text{Hz}}$
	$A_V = 18 \text{ dB}$		1.8		nV/ $\sqrt{\text{Hz}}$
1 dB Compression Point (RTO)	$A_V = 6 \text{ dB}$		9.7		dBm
	$A_V = 12 \text{ dB}$		9.5		dBm
	$A_V = 18 \text{ dB}$		9.5		dBm

Parameter	Conditions	Min	Typ	Max	Unit
1000 MHz					
Second/Third Harmonic Distortion	$A_V = 6 \text{ dB}$ , $V_{OUT} = 0.9 \text{ V p-p}$		-73/-72		dBc
	$A_V = 12 \text{ dB}$ , $V_{OUT} = 0.9 \text{ V p-p}$		-69/-78		dBc
	$A_V = 18 \text{ dB}$ , $V_{OUT} = 0.9 \text{ V p-p}$		-67/-85		dBc
OIP3/IMD3	$A_V = 6 \text{ dB}$ , $V_{OUT} = 0.9 \text{ V p-p}$ composite (2 MHz spacing)		+26.2/-63		dBm/dBc
	$A_V = 12 \text{ dB}$ , $V_{OUT} = 0.9 \text{ V p-p}$ composite (2 MHz spacing)		+26.0/-63		dBm/dBc
	$A_V = 18 \text{ dB}$ , $V_{OUT} = 0.9 \text{ V p-p}$ composite (2 MHz spacing)		+25.0/-61		dBm/dBc
Noise Spectral Density (RTI)	$A_V = 6 \text{ dB}$		4.8		nV/ $\sqrt{\text{Hz}}$
	$A_V = 12 \text{ dB}$		2.7		nV/ $\sqrt{\text{Hz}}$
	$A_V = 18 \text{ dB}$		1.6		nV/ $\sqrt{\text{Hz}}$
1 dB Compression Point (RTO)	$A_V = 6 \text{ dB}$		8.0		dBm
	$A_V = 12 \text{ dB}$		7.7		dBm
	$A_V = 18 \text{ dB}$		7.6		dBm

## 絶対最大定格

表 2.

Parameter	Rating
Supply Voltage, VCC VIP, VIN	5.25 V VCC + 0.5 V
Internal Power Dissipation	See Figure 3
Maximum Junction Temperature	150°C
Operating Temperature Range	-40°C to +85°C
Storage Temperature Range	-65°C to +150°C

上記の絶対最大定格を超えるストレスを加えるとデバイスに恒久的な損傷を与えることがあります。この規定はストレス定格の規定のみを目的とするものであり、この仕様の動作のセクションに記載する規定値以上でのデバイス動作を定めたものではありません。デバイスを長時間絶対最大定格状態に置くとデバイスの信頼性に影響を与えます。

### 熱抵抗

$\theta_{JA}$  は、EIA/JESD 51-7 に規定する高熱伝導率の 4 層回路ボードにエクスポーズド・パッドとデバイスをハンダ接続して規定します。

表 3. 熱抵抗

Package Type	$\theta_{JA}$	Unit
16-Lead LFCSP (Exposed Pad)	89.5	°C/W

### 最大消費電力

ADA4960-1 のパッケージ内での安全な最大消費電力は、チップのジャンクション温度(TJ)上昇により制限されます。約 150°C のガラス転移温度で、プラスチックの特性が変わります。この温度規定値を一時的に超えた場合でも、パッケージからチップに加えられる応力が変化して、ADA4960-1 のパラメータ性能が永久的にシフトしてしまふことがあります。150 °C のジャンクション温度を長時間超えると、シリコン・デバイス内に変化が発生して、故障の原因になることがあります。

パッケージ内の消費電力( $P_D$ )は、静止消費電力と負荷駆動に起因するパッケージ内の消費電力との和になります。静止電力は、電源ピン( $V_S$ )間の電圧に静止電流( $I_S$ )を乗算して計算されます。負荷駆動に起因する消費電力は、アプリケーションに依存します。負荷駆動に起因する消費電力は、負荷電流とデバイスの対応する電圧降下の積として計算されます。これらの計算では RMS 電圧と RMS 電流を使用する必要があります。

空気流があると放熱効果が良くなり  $\theta_{JA}$  が小さくなります。さらに、メタル・パターン、スルー・ホール、グラウンド・プレーン、電源プレーンとパッケージ・ピン/エクスポーズド・パッドが直接接触する場合、これらのメタルによっても  $\theta_{JA}$  が小さくなります。

図 3 に、4 層 JEDEC 標準ボードを使った場合の ADA4960-1 最大安全消費電力対周囲温度を示します。





図 3.4 層ボードでの周囲温度対最大消費電力

### ESDの注意



ESD (静電放電) の影響を受けやすいデバイスです。電荷を帯びたデバイスや回路ボードは、検知されないまま放電することがあります。本製品は当社独自の特許技術である ESD 保護回路を内蔵していますが、デバイスが高エネルギーの静電放電を被った場合、損傷を生じる可能性があります。したがって、性能劣化や機能低下を防止するため、ESD に対する適切な予防措置を講じることをお勧めします。

## ピン配置およびピン機能説明



NOTES  
 1. NC = NO CONNECT.  
 2. EXPOSED PAD MUST BE CONNECTED TO GND.

08465-003

図 4. ピン配置

表 4. ピン機能の説明

ピン番号	記号	説明
1	VIP	平衡差動入力。このピンは VCC/2 に対して内部バイアスされています。
2	IIP	ゲイン設定抵抗。このピンと IIN の間に RG を接続します。
3	IIN	ゲイン設定抵抗。このピンと IIP の間に RG を接続します。
4	VIN	平衡差動入力。このピンは VCC/2 に対して内部バイアスされています。
5、6	NC	このピンには何も接続しないでください。
7、8、9、12	VCC	5 V 正電源ピン。
10	VON	平衡差動出力。このピンは、VOCM 入力電圧へバイアスされています。
11	VOP	平衡差動出力。このピンは、VOCM 入力電圧へバイアスされています。
13	VOCM	このピンは VCC/2 に対して内部バイアスされています。入力として、このピンは VOP と VON の DC 電圧を設定します。
14、15	GND	グラウンド。低インピーダンス・グラウンドへ接続します。
16	PD	このピンをグラウンドに接続するとデバイスがディスエーブルされ、このピンを 5 V に接続するとデバイスがターンオンします。
	EPAD	エクスポーズド・パッドは GND に接続する必要があります。

## 代表的な性能特性

VCC = 5 V、VOCM = 2.5 V、 $R_L = 100 \Omega$  差動、 $A_V = 6 \text{ dB}$ 、 $C_L = 1 \text{ pF}$  差動、 $f = 140 \text{ MHz}$ 、 $T = 25^\circ\text{C}$ 。




図 5. 小信号周波数応答—ゲインの周波数特性  
 $A_V = 0 \text{ dB}$ 、 $A_V = 6 \text{ dB}$ 、 $A_V = 12 \text{ dB}$ 、 $A_V = 18 \text{ dB}$




図 8. RTO ノイズ・スペクトル密度の周波数特性  
 $A_V = 6 \text{ dB}$ 、 $A_V = 12 \text{ dB}$ 、 $A_V = 18 \text{ dB}$




図 6. 立上がり時間—時間対  $V_{OUT}$   
 $V_{OUT} = 1 \text{ V p-p}$




図 9. 立上がり時間—時間対  $V_{OUT}$   
 $V_{OUT} = 2 \text{ V p-p}$




図 7. ノイズ係数の周波数特性  
 $A_V = 6 \text{ dB}$ 、 $A_V = 12 \text{ dB}$ 、 $A_V = 18 \text{ dB}$




図 10. P1dB の周波数特性  
 $A_V = 6 \text{ dB}$ 、 $A_V = 12 \text{ dB}$ 、 $A_V = 18 \text{ dB}$






図 11.OIP3 の周波数特性  
 $A_V = 6\text{ dB}$ 、 $A_V = 12\text{ dB}$ 、 $A_V = 18\text{ dB}$   
 $V_{OUT} = 0.45\text{ V p-p/トーン}$ 、 $2\text{ MHz}$  間隔




図 14.2 トーン IMD3 の周波数特性  
 $T_A = -40^\circ\text{C}$ 、 $T_A = +25^\circ\text{C}$ 、 $T_A = +85^\circ\text{C}$   
 $A_V = 6\text{ dB}$ 、 $V_{OUT} = 0.45\text{ V p-p/トーン}$ 、 $2\text{ MHz}$  間隔




図 12.OIP3 の周波数特性  
 $A_V = 6\text{ dB}$ 、 $T_A = -40^\circ\text{C}$ 、 $T_A = +25^\circ\text{C}$ 、 $T_A = +85^\circ\text{C}$   
 $V_{OUT} = 0.45\text{ V p-p/トーン}$ 、 $2\text{ MHz}$  間隔




図 15.HD2 の周波数特性  
 $A_V = 6\text{ dB}$ 、 $A_V = 12\text{ dB}$ 、 $A_V = 18\text{ dB}$ 、 $V_{OUT} = 0.9\text{ V p-p}$




図 13.2 トーン IMD3 の周波数特性  
 $A_V = 6\text{ dB}$ 、 $A_V = 12\text{ dB}$ 、 $A_V = 18\text{ dB}$   
 $V_{OUT} = 0.9\text{ V p-p/トーン}$ 、 $2\text{ MHz}$  間隔




図 16.HD3 の周波数特性  
 $A_V = 6\text{ dB}$ 、 $A_V = 12\text{ dB}$   
 $A_V = 18\text{ dB}$ 、 $V_{OUT} = 0.9\text{ V p-p}$




図 17.HD2 および HD3 の周波数特性  
 $T_A = -40^\circ\text{C}$ 、 $+25^\circ\text{C}$ 、 $+85^\circ\text{C}$   
 $A_V = 6\text{ dB}$ 、 $V_{OUT} = 0.9\text{ V p-p}$




図 20.CMRR の周波数特性  
 $A_V = 6\text{ dB}$ 、 $V_{OUT} = 0.9\text{ V p-p}$




図 18.大信号パルス応答、 $A_V = 18\text{ dB}$




図 21.HD2/HD3 の周波数特性  
 シングルエンド入力、 $A_V = 6\text{ dB}$ 、 $V_{OUT} = 0.9\text{ V p-p}$




図 19.VOCM 対 HD2、 $A_V = 6\text{ dB}$ 、 $V_{OUT} = 0.9\text{ V p-p}$   
 $f = 140\text{ MHz}$ 、 $f = 250\text{ MHz}$ 、 $f = 500\text{ MHz}$   
 $f = 750\text{ MHz}$ 、 $f = 1\text{ GHz}$




図 22.VOCM 対 HD3、 $A_V = 6\text{ dB}$ 、 $V_{OUT} = 0.9\text{ V p-p}$   
 $f = 140\text{ MHz}$ 、 $f = 250\text{ MHz}$ 、 $f = 500\text{ MHz}$   
 $f = 750\text{ MHz}$ 、 $f = 1\text{ GHz}$




図 23.出力振幅対 HD3、250 MHz、500 MHz、1 GHz  
 $A_V = 6 \text{ dB}$ 、 $V_{OUT} = 0.9 \text{ V p-p}$




図 25.  $V_{OUT}$  対 HD2、250 MHz、500 MHz、1 GHz  
 $A_V = 6 \text{ dB}$ 、 $V_{OUT} = 0.9 \text{ V p-p}$




図 24.出力オーバードライブ—時間対  $V_{OUT}$   
 $V_{IN} = 1 \text{ V p-p}$ 、 $A_V = 12 \text{ dB}$




図 26.出力オーバードライブ回復時間—時間対  $V_{OUT}$   
 $V_{IN} = 1 \text{ V p-p}$ 、 $A_V = 12 \text{ dB}$ 、 $V_{OCM} = 2.4 \text{ V}$

テスト回路




図 27.歪みテスト回路




図 28.時間領域テスト回路




図 29.S パラメータ・テスト回路

## 回路説明

### 基本構造

ADA4960-1 は、5 V 単電源 60 mA で動作する低ノイズのフル差動アンプ/ADC ドライバです。このアンプは入力信号からゲイン設定抵抗( $R_G$ )を分離するバッファ付き入力を持っているため、すべてのゲインに対して差動入力インピーダンスを  $10\text{ k}\Omega$  一定に維持します。

差動出力インピーダンスは  $150\ \Omega$  です。ゲイン範囲は  $0\text{ dB}\sim 18\text{ dB}$  で、1本の抵抗( $R_G$ )で設定します。




図 30.ADA4960-1 の基本構造

ADA4960-1 の入力および/または出力は、規定の入力および出力同相モード範囲内で AC 結合または DC 結合することができます。

入力 VIP と VIN の同相モード電圧範囲は  $2.25\text{ V}\sim 2.75\text{ V}$  で、内部で  $V_{CC}/2$  に設定されています。出力 VOP と VON の同相モード電圧範囲は  $1.0\text{ V}\sim 2.75\text{ V}$  で、VOCM ピンを使って外部から設定することができます。VOCM ピンは内部で  $V_{CC}/2$  に接続されているため外部接続は不要です。

デバイス入力は、シングルエンドまたは差動に構成することができます。HD3 歪みはいずれの場合も同じです。

## アプリケーション情報

### 基本接続

ADA4960-1 を動作させる基本接続を図 33 に示します。VCC を 5 V に接続して、0.1  $\mu\text{F}$  の低インダクタンス表面実装セラミック・コンデンサをデバイスのできるだけ近くに接続して、各電源ピンをデカップリングしてください。

さらに、VOCM ピンと VCI ピンを入力として使用するか否かに関係なく、これらのピンを 0.1  $\mu\text{F}$  のコンデンサでデカップリングしてください。

通常動作では、イネーブル・ピン(PD)を VCC に接続します。ADA4960-1 をロー・レベルにすると、パワーダウン・モードになります。VOP 出力と VON 出力は、内部で VCC/2 にバイアスされているため外部電源は不要です。出力同相モード範囲は、VCOM ピンに外部電圧を加えて 1 V~2.75 V の範囲で調整することができます。

### 入力インターフェースと出力インターフェース

ADA4960-1 は差動入力/差動出力ドライバとして構成することができます(図 31 参照)。

差動広帯域入力は、ETC1-1-13 バラン・トランスにより提供されます。2本の 25  $\Omega$  抵抗 R1 と R2 により、50  $\Omega$  の AC ソースに対して 50  $\Omega$  整合させます。入力と出力に直列接続した 0.1  $\mu\text{F}$  のコンデンサにより、内部バイアスからソースと平衡負荷を分離します。R<sub>G</sub> はゲイン設定抵抗です。負荷 R<sub>L</sub> は優れた AC 性能を提供するために 100  $\Omega$  である必要があります(仕様のセクション参照)。差動負荷の使用は、ゲイン調整式で規定されるゲイン値を使って行います(ゲイン調整のセクション参照)。




図 31.差動入力/差動出力構成

また、ADA4960-1 はシングルエンド入力/差動出力ドライバとして構成することもできます(図 32 参照)。R1 は入力ソースを整合させ、R2 は入力ソース・インピーダンスを平衡させます。入力と出力に直列接続した 0.1  $\mu\text{F}$  のコンデンサにより、内部バイアスからソースと平衡負荷を分離します。R<sub>G</sub> はゲイン設定抵抗です。R<sub>L</sub> は優れた AC 性能を提供するために 100  $\Omega$  である必要があります(仕様のセクション参照)。




図 32.シングルエンド入力/差動出力構成




図 33.ADA4960-1 の基本接続

### ゲイン調整

ADA4960-1 のゲインは、1本の抵抗  $R_G$  を IIP ピンと IIN ピンの間に接続して設定します。出力インピーダンスが  $150\ \Omega$  であるため、負荷によりゲインが影響を受けます。電圧ゲインは、差動入力とシングルエンド入力に対して次式で計算することができます。

$$A_v = 4.7 \frac{\left( \frac{150R_L}{150 + R_L} \right)}{(35.5 + R_G)}$$

ここで、 $R_L$  と  $R_G$  は、負荷抵抗とゲイン設定抵抗です。




図 34.  $R_G$  対  $A_v$ 、 $R_L = 100\ \Omega$ 、 $R_L = 200\ \Omega$ 、 $R_L = 500\ \Omega$ 、 $R_L = 1\ \text{k}\Omega$

表 5.  $R_G$  対  $A_v$ 、 $R_L = 100\ \Omega$ 、 $R_L = 200\ \Omega$ 、 $R_L = 500\ \Omega$ 、 $R_L = 1\ \text{k}\Omega$

$A_v$ (dB)	$R_G$			
	$R_L = 100\ \Omega$	$R_L = 200\ \Omega$	$R_L = 500\ \Omega$	$R_L = 1\ \text{k}\Omega$
0	246	370	505	576
6	106	167	237	271
12	35.2	65.7	101	118
18	0	15.2	32.8	41.7

### 帯域幅拡張機能

ADA4960-1 の帯域幅は差動入力構成とシングルエンド入力構成に対して、コンデンサ  $C_S$  をゲイン設定抵抗  $R_G$  と並列に接続することにより拡張することができます(図 35 参照)。




図 35. 帯域幅拡張機能を持つ ADA4960-1

図 36 に、6 dB ゲインと 12 dB ゲインに対する帯域幅拡張機能を示します。図 37 に、大部分のゲイン(dB)に対する  $C_S$  の推奨値を示します。




図 36. 6 dB ゲインと 12 dB ゲインに対する帯域幅拡張機能




図 37. 大部分のゲインに対する  $C_S$  の推奨値

## ADCのインターフェース

ADA4960-1 は、1 GHz までの高速 ADC を駆動する直線性能を持つ高速アンプです。複数のオプションを使用して、ADC にインターフェースさせることができます。

図 38 に示す ADA4960-1 は差動入力構成で、入力バランを使用して差動入力信号を発生しています。25 Ω の抵抗で入力ソースに整合させています。ADC の入力同相モード範囲が ADA4960-1 の出力同相モード範囲にあるかぎり、ADA4960-1 出力は ADC 入力へ直接接続することができます。ADC の  $V_{CM}$  出力ピンを ADA4960-1  $V_{OCM}$  入力ピンに接続して、ADA4960-1 の出力電圧を ADC 入力に一致させます。

ADA4960-1 が高入力インピーダンスで ADC を駆動する場合、ADA4960-1 出力間に接続した 100 Ω 抵抗により、システム帯域幅と歪み性能が向上します。負荷抵抗が軽いほど、歪み性能が向上し、全体帯域幅が狭くなります。




図 38. ADC を直接駆動する差動入力構成

図 39 に示す ADA4960-1 はシングルエンド入力構成です。入力は 50 Ω 抵抗でソースに整合されています。ADA4960-1 の出力は、ADC の入力同相モード範囲が ADA4960-1 の出力同相モード範囲にあるかぎり、直接 ADC 入力へ接続することができます。




図 39. ADC を直接駆動するシングルエンド入力構成

ソース DC レベルが ADA4960-1 の同相モード入力範囲内にあるかぎり、信号ソースを直接 ADA4960-1 入力へ接続することができます(図 40 参照)。




図 40. シングルエンド入力構成、DC 結合入力と DC 結合出力

ADC の入力同相モードが ADA4960-1 の出力同相モード範囲外の場合、出力を AC 結合することができます(図 41 参照)。




図 41. シングルエンド入力構成、ADC へ AC 結合

## ライン・ドライバ・アプリケーション

ユーザ設定可能なゲイン調整機能と帯域幅拡張機能を使うと、DC~6.5 Gbps のライン・ドライバ・アプリケーションとチャネル等化アプリケーション向けに ADA4960-1 を構成することができます。

ADA4960-1 は極めて低い歪性能と高い直線性を持つため、ケーブルやバック・プレーン・チャンネル内で使用してチャンネル長を長くし、さらに受信等化と送信プリエンファシスを使用してシリアル・リンクのシグナリング・マージンを向上させることができます。ADA4960-1 の単方向信号パスは、プロトコルとエンコーディングに対して柔軟で、NRZ、PAM2/4/8/N、コーディド(8b/10b)、アンコーディド、帯域外(SATA-OOB)データなどの多くのシグナリング・タイプをサポートしています。



### オーバードライブと回復時間

ADA4960-1 はオーバードライブされると、出力を 3.4 V (typ)に制限してオーバーシュートを生じないようにします(図 42 参照)。この機能により過渡電圧から ADC を保護するため、ADC 入力に外付けクランプ機能の追加が不要になります。




図 42.出力オーバードライブ、 $V_{IN} = 1\text{ V p-p}$ 、 $A_V = 12\text{ dB}$

オーバードライブからの回復時間は、最終出力電圧の 1%へ 6.7 ns、0.5%へ 9.3 ns、0.25%へ 12.6 ns です(図 43 参照)。




図 43.出力オーバードライブ回復時間

## レイアウト、グラウンド接続、バイパス

ADA4960-1 は高速デバイスです。優れた性能を実現するためには、高速 PCB デザインに細心の注意を払う必要があります。

最初の条件は、できるだけ多くのボード面積をカバーする優れた電源プレーンとグラウンド・プレーンを持つ多層 PCB を使用することです。

各電源ピンはできるだけデバイスに近いグラウンド・プレーンへ直接バイパスしてください。0.1  $\mu\text{F}$  の高周波セラミック・チップ・コンデンサを使用してください。

低周波バイパスの 10  $\mu\text{F}$  タンタル・コンデンサを各電源とグラウンドとの間に接続してください。

伝送線の浮遊容量とパッケージの寄生との組み合わせにより、高い周波数の共振回路が形成されて、大きなゲイン・ピーキングまたは発振が生ずることがあります。

このような寄生の影響を防止するため、信号パターンは短く、かつダイレクトにする必要があります。相補信号に対して対称なレイアウトを採用してバランス性能を強化する必要があります。

無線周波数の伝送線を使ってドライバとレシーバをアンプへ接続してください。

入力/出力ピンの近くの下面からグラウンド・プレーンと低インピーダンス・プレーンを除いて、これらのピンの漂遊容量を小さくしてください。

ドライバ/レシーバがアンプから 1/8 波長以上離れている場合は、信号パターン幅を小さくする必要があります。この非伝送線構成では、下面と隣接のグラウンド・プレーンと低インピーダンス・プレーンを信号線の近くから除去する必要があります。

エクスポーズド・サーマル・パッドは内部でアンプのグラウンド・ピンに接続されています。規定の電気的性能と熱放散を実現するために、パッドを PCB 上の低インピーダンスのグラウンド・プレーンにハンダ付けしてください。熱インピーダンスをさらに小さくするため、パッドの下のすべての層のグラウンド・プレーンをビアで接続することが推奨されます。




図 44. 推奨 PCB サーマル・アタッチ・パッド





図 45. 埋め込みグラウンド・プレーンへ接続したサーマル・ビア接続を示す 4 層 PCB の断面

## 外形寸法



COMPLIANT TO JEDEC STANDARDS MO-229.

091609-A

図 46.16 ピン・リードフレーム・チップ・スケール・パッケージ [LFCSP\_WQ]  
3 mm x 3 mm ボディ、極薄クワッド  
(CP-16-27)  
寸法: mm

## オーダー・ガイド

Model <sup>1</sup>	Temperature Range	Package Description	Package Option	Ordering Quantity	Branding
ADA4960-1ACPZ-R2	-40°C to +85°C	16-Lead Lead Frame Chip Scale Package [LFCSP_WQ]	CP-16-27	250	H23
ADA4960-1ACPZ-RL	-40°C to +85°C	16-Lead Lead Frame Chip Scale Package [LFCSP_WQ]	CP-16-27	5,000	H23
ADA4960-1ACPZ-R7	-40°C to +85°C	16-Lead Lead Frame Chip Scale Package [LFCSP_WQ]	CP-16-27	1,500	H23

<sup>1</sup>Z = RoHS 準拠製品。