

特長

- 1.8 V のアナログおよびデジタル・コア電源電圧
- 3 dB、0 dB、+3 dB、+6 dB ゲインを持つ相関ダブル・サンプル(CDS)
- 可変ゲイン 6 dB~42 dB の 10 ビット・アンプ(VGA)
- 65 MHz の 14 ビット A/D コンバータ
- 可変レベル制御付きの黒レベル・クランプ
- 必要な全タイミング・ジェネレータを内蔵
- 65 MHz で 240 ps 分解能の PrecisionTiming™ コアを採用
- 3 V の水平ドライバと RG ドライバを内蔵
- シャッタおよびシステム・サポート用の汎用出力(GPO)
- 7 mm × 7 mm の 48 ピン LFCSP パッケージを採用
- LDO レギュレータ回路を内蔵

アプリケーション

- 業務用 HDTV ビデオ・カメラ
- 業務用ハイエンド・デジタル・カメラ
- 放送用カメラ
- 工業用高速カメラ

概要

AD9979 は、高速デジタル・ビデオ・カメラ・アプリケーション向けの高集積 CCD 信号プロセッサです。最大 65 MHz のピクセル・レートを持つ AD9979 は、A/D コンバータを持つアナログ・フロント・エンドとプログラマブルなタイミング・ドライバから構成されています。Precision Timing コアの使用により、高速クロックの調整が 65 MHz 動作時に 240 ps の分解能で可能です。

アナログ・フロント・エンドには、黒レベル・クランプ機能、CDS、VGA、65 MSPS の 14 ビット A/D コンバータ(ADC)が内蔵されています。タイミング・ドライバは、RG、HL、H1~H4 の高速 CCD クロック・ドライバを提供します。動作は、3 線式シリアル・インターフェースを介して設定します。

AD9979 は省スペース 7 mm × 7 mm の 48 ピン LFCSP パッケージを採用し、-25°C~+85°C の動作温度範囲で仕様が規定されています。

機能ブロック図




図 1.

アナログ・デバイス社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいは利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、アナログ・デバイス社の特許または特許の権利の使用を明示的または暗示的に許諾するものでもありません。仕様は、予告なく変更される場合があります。本紙記載の商標および登録商標は、各社の所有に属します。
※日本語データシートは REVISION が古い場合があります。最新の内容については、英語版をご参照ください。
©2007-2009 Analog Devices, Inc. All rights reserved.

Rev. A

目次

特長	1	フィールド全体—H パターンの組み合わせ	23
アプリケーション	1	モード・レジスタ	24
概要	1	水平タイミング・シーケンスの例	26
機能ブロック図	1	汎用出力(GPO)	27
改訂履歴	2	GP ルックアップ・テーブル(LUT)	30
仕様	3	アナログ・フロントエンドの説明と動作	31
タイミング仕様	4	アプリケーション情報	35
デジタル仕様	5	推奨パワーアップ・シーケンス	35
アナログ仕様	6	スタンバイ・モード動作	37
絶対最大定格	7	CLI 周波数の変更	37
熱抵抗	7	回路構成	38
ESD の注意	7	グラウンド接続とデカップリングの推奨事項	38
ピン配置およびピン機能説明	8	3 線式シリアル・インターフェースのタイミング	40
代表的な性能特性	10	内部レジスタのレイアウト	41
等価入出力回路	11	新しいレジスタ値の更新	42
動作原理	12	全レジスタの一覧	43
プログラマブルなタイミングの発生	13	外形寸法	54
Precision Timing 高速タイミング・コア	13	オーダー・ガイド	54
水平クランピングとブランキング	16		

改訂履歴

6/09—Rev. Sp0 to Rev. A

Changes to Table 1	3
Changes to Table 2	4
Changes to Table 3	5
Changes to Figure 2	6
Changes to Table 5 and Thermal Resistance Section	7
Changes to Figure 3 and Table 7	8
Changes to Figure 22	16
Added GP_LINE_MODE Name, Table 16	28
Changes to Figure 42	31
Added Example Register Settings for Power-Up Section	36
Changes to Additional Restriction Section	37
Changes to Table 22, 3 V System Compatibility Section, and Grounding and Decoupling Recommendations Section	38
Changes to Table 33	51
Changes to Table 34	52
Added Exposed Paddle Notation to Outline Dimensions	54

2/07—Revision Sp0: Initial Version

仕様

表 1.

Parameter	Min	Typ	Max	Unit
TEMPERATURE RANGE				
Operating	-25		+85	°C
Storage	-65		+150	°C
POWER SUPPLY VOLTAGE				
AVDD (AFE, Timing Core)	1.6	1.8	2.0	V
RGVDD (RG, HL Drivers)	2.7	3.3	3.6	V
HVDD (H1 to H4 Drivers)	2.7	3.3	3.6	V
DVDD (Internal Digital Supply)	1.6	1.8	2.0	V
DRVDD (Parallel Data Output Drivers)	1.6	3.0	3.6	V
IOVDD (I/O Supply Without the Use of LDO)	1.6	1.8	3.6	V
POWER SUPPLY CURRENTS—65 MHz OPERATION				
AVDD (1.8 V)		48		mA
RGVDD (3.3 V, 20 pF RG Load, 20 pF HL Load)		8		mA
HVDD ¹ (3.3 V, 200 pF Total Load on H1 to H4)		40		mA
DVDD (1.8 V)		13		mA
DRVDD (3.0 V)		4		mA
IOVDD (1.8 V)		2		mA
POWER SUPPLY CURRENTS—STANDBY MODE OPERATION				
Reference Standby		10		mA
Total Shutdown		0.5		mA
LDO ²				
IOVDD (I/O Supply When Using LDO)	2.5	3.0	3.6	V
Output Voltage	1.8	1.85	1.9	V
Output Current	60			mA
CLOCK RATE (CLI)	10		65	MHz

¹ HVDD (または RGVDD) 電源の合計消費電力は次式で近似できます。

$$HVDD \text{ の合計消費電力} = [C_{LOAD} \times HVDD \times \text{ビクセル周波数}] \times HVDD$$

ここで、 C_{LOAD} は全 H 出力から見た合計容量。

容量負荷および/または HVDD 電源を削減すると、消費電力が小さくなります。

² LDO を使って AVDD と DVDD のみに電源を供給できます。

タイミング仕様

特に指定がない限り、 $C_L = 20$ pF、 $AVDD = DVDD = 1.8$ V、 $f_{CLI} = 65$ MHz。

表 2.

Parameter	Symbol	Min	Typ	Max	Unit	Comments
MASTER CLOCK (CLI)						See Figure 15
CLI Clock Period	t_{CONV}	15.38			ns	
CLI High/Low Pulse Width	t_{ADC}	6.9	7.7	8.9	ns	
Delay from CLI Rising Edge to Internal Pixel Position 0	t_{CLIDLy}		5		ns	
AFE						
SHP Rising Edge to SHD Rising Edge	t_{S1}	6.9	7.7	8.5	ns	See Figure 19
AFE Pipeline Delay			16		Cycles	See Figure 20
CLPOB Pulse Width (Programmable) ¹	t_{COB}	2	20		Pixels	
HD Pulse Width		t_{CONV}			ns	
VD Pulse Width		1 HD period			ns	
SERIAL INTERFACE						See Figure 56
Maximum SCK Frequency	f_{SCLK}	40			MHz	
SL to SCK Setup Time	t_{LS}	10			ns	
SCK to SL Hold Time	t_{LH}	10			ns	
SDATA Valid to SCK Rising Edge Setup	t_{DS}	10			ns	
SCK Falling Edge to SDATA Valid Hold	t_{DH}	10			ns	
H-COUNTER RESET SPECIFICATIONS						See Figure 53
HD Pulse Width		t_{CONV}			ns	
VD Pulse Width		1 HD period			ns	
VD Falling Edge to HD Falling Edge	t_{VDHD}	0		VD period - t_{CONV}	ns	
HD Falling Edge to CLI Rising Edge	t_{HDCLI}	3		$t_{CONV} - 2$	ns	
CLI Rising Edge to SHPLOC (Internal Sample Edge)	t_{CLISHP}	3		$t_{CONV} - 2$	ns	
TIMING CORE SETTING RESTRICTIONS						
Inhibited Region for SHP Edge Location ² (See Figure 19)	t_{SHPINH}	50		64/0		Edge location
Inhibited Region for SHP or SHD with Respect to H-Clocks(See Figure 19) ^{3,4,5,6}						
RETIME = 0, MASK = 0	t_{SHDINH}	$H \times NEGLOC - 15$		$H \times NEGLOC - 0$		Edge location
RETIME = 0, MASK = 1	t_{SHDINH}	$H \times POSLOC - 15$		$H \times POSLOC - 0$		Edge location
RETIME = 1, MASK = 0	t_{SHPINH}	$H \times NEGLOC - 15$		$H \times NEGLOC - 0$		Edge location
RETIME = 1, MASK = 1	t_{SHPINH}	$H \times POSLOC - 15$		$H \times POSLOC - 0$		Edge location
Inhibited Region for DOUTPHASE Edge Location (See Figure 19)	$t_{DOUTINH}$	SHDLOC + 0		SHDLOC + 15		Edge location

¹ 最小 CLPOB パルス幅は理論的動作の場合。良いクランプ性能を得るためには、これより幅の広いパルスの使用が推奨されます。

² スレーブ動作モードの場合に適用。H カウンタ・リセットが正常に動作するためには、SHP のインヒビット領域が t_{CLISHP} のタイミング条件を満たす必要があります。

³ 0x34[2:0] HxBLKRETIME ビットをイネーブルすると、SHD ロケーションのインヒビット領域が SHP ロケーションのインヒビット領域に変わります。

⁴ シーケンス・レジスタ 0x09[23:21] の HBLK マスキング・レジスタに 0 を設定すると、H エッジ・リファレンスが $H \times NEGLOC$ になります。

⁵ SHP/SHD インヒビット領域を持つ H クロック信号は、HCLK モード(モード 1 = H1, モード 2 = H1, H2, モード 3 = H1, H3)に依存します。

⁶ これらの仕様は、H1POL、H2POL、RGPOL、HLPOL のすべてに 1 を設定した場合 (デフォルト設定)に適用されます。

デジタル仕様

特に指定がない限り、IOVDD = 1.6 V ~ 3.6 V、RGVDD = HVDD = 2.7 V ~ 3.6 V、 $C_L = 20$ pF、 $t_{MIN} \sim t_{MAX}$ 。

表 3.

Parameter	Symbol	Min	Typ	Max	Unit	Test Conditions/ Comments
LOGIC INPUTS						
High Level Input Voltage	V_{IH}	IOVDD - 0.6			V	
Low Level Input Voltage	V_{IL}			0.6	V	
High Level Input Current	I_{IH}		10		μ A	
Low Level Input Current	I_{IL}		10		μ A	
Input Capacitance	C_{IN}		10		pF	
LOGIC OUTPUTS						
High Level Output Voltage	V_{OH}	IOVDD - 0.5			V	$I_{OH} = 2$ mA
Low Level Output Voltage	V_{OL}			0.5	V	$I_{OL} = 2$ mA
CLI INPUT (CLI_BIAS = 0)						
High Level Input Voltage	V_{IHCLI}	IOVDD/2 + 0.5			V	
Low Level Input Voltage	V_{ILCLI}			IOVDD/2 - 0.5	V	
H-DRIVER OUTPUTS						
High Level Output Voltage at Maximum Current	V_{OH}	HVDD - 0.5			V	
Low Level Output Voltage at Maximum Current	V_{OL}			0.5	V	
Maximum Output Current (Programmable)			30		mA	
Maximum Load Capacitance		100			pF	

アナログ仕様

特に指定がない限り、 $AVDD = 1.8\text{ V}$ 、 $f_{\text{CLI}} = 65\text{ MHz}$ 、代表値タイミング仕様、 $t_{\text{MIN}} \sim t_{\text{MAX}}$ 。

表 4.

Parameter	Min	Typ	Max	Unit	Test Conditions/Comments
CDS¹					
Allowable CCD Reset Transient		0.5	0.8	V	
CDS Gain Accuracy					
-3.0 dB CDS Gain	-3.7	-3.2	-2.7	dB	
0 dB CDS Gain (Default)	-0.9	-0.4	+0.1	dB	
+3 dB CDS Gain	+1.9	+2.4	+2.9	dB	
+6 dB CDS Gain	+4.3	+4.8	+5.3	dB	
Maximum Input Voltage					VGA gain = 6.3 dB, Code 15 (default value)
-3 dB CDS Gain		1.4		V p-p	
0 dB CDS Gain (Default)		1.0		V p-p	
+3 dB CDS Gain		0.7		V p-p	
+6 dB CDS Gain		0.5		V p-p	
Allowable Optical Black Pixel Amplitude					
0 dB CDS Gain (Default)	-100		+200	mV	
+6 dB CDS Gain	-50		+100	mV	
VARIABLE GAIN AMPLIFIER (VGA)					
Gain Control Resolution		1024		Steps	
Gain Monotonicity		Guaranteed			
Low Gain Setting		6		dB	VGA Code 15 (default)
Maximum Gain Setting		42		dB	VGA Code 1023
BLACK LEVEL CLAMP					
Clamp Level Resolution		1024		Steps	
Minimum Clamp Level (Code 0)		0		LSB	Measured at ADC output
Maximum Clamp Level (Code 1023)		1023		LSB	Measured at ADC output
ANALOG-TO-DIGITAL CONVERTER (ADC)					
Resolution	14			Bits	
Differential Nonlinearity (DNL)	-1.0	± 0.5	+1.2	LSB	
No Missing Codes		Guaranteed			
Integral Nonlinearity (INL)		5	16	LSB	
Full-Scale Input Voltage		2.0		V	
VOLTAGE REFERENCE					
Reference Top Voltage (REFT)		1.4		V	
Reference Bottom Voltage (REFB)		0.4		V	
SYSTEM PERFORMANCE					
VGA Gain Accuracy					Specifications include entire signal chain
Low Gain (Code 15)	5.1	5.6	6.1	dB	0 dB CDS gain (default)
Maximum Gain (Code 1023)	41.3	41.8	42.3	dB	Gain = (0.0359 × code) + 5.1 dB
Peak Nonlinearity, 500 mV Input Signal		0.1	0.4	%	12 dB total gain applied
Total Output Noise		2		LSB rms	AC grounded input, 6 dB gain applied
Power Supply Rejection (PSR)		45		dB	Measured with step change on supply

¹ 入力信号特性は図 2 のように定義します。




図 2. 入力信号特性

絶対最大定格

表 5.

Parameter	With Respect To	Rating
AVDD	AVSS	-0.3 V to +2.2 V
DVDD	DVSS	-0.3 V to +2.2 V
DRVDD	DRVSS	-0.3 V to +3.9 V
IOVDD	DVSS	-0.3 V to +3.9 V
HVDD	HVSS	-0.3 V to +3.9 V
RGVDD	RGVSS	-0.3 V to +3.9 V
Any VSS	Any VSS	-0.3 V to +0.3 V
RG Output	RGVSS	-0.3 V to RGVDD + 0.3 V
H1 to H4, HL Output	HVSS	-0.3 V to HVDD + 0.3 V
SCK, SL, SDI	DVSS	-0.3 V to IOVDD + 0.3 V
REFT, REFB, CCDINM, CCDINP	AVSS	-0.2 V to AVDD + 0.2 V
Junction Temperature		150°C
Lead Temperature (10 sec)		350°C

上記の絶対最大定格を超えるストレスを加えるとデバイスに恒久的な損傷を与えることがあります。この規定はストレス定格の規定のみを目的とするものであり、この仕様の動作のセクションに記載する規定値以上でのデバイス動作を定めたものではありません。デバイスを長時間絶対最大定格状態に置くとデバイスの信頼性に影響を与えます。

熱抵抗

θ_{JA} は、4層プリント回路ボード(PCB)を使い、露出パドルをボードにハンダ付けして測定。

表 6.


Package Type	θ_{JA}	Unit
48-Lead, 7 mm × 7 mm LFCSP	25.8	°C/W

ESD の注意



ESD (静電放電) の影響を受けやすいデバイスです。電荷を帯びたデバイスや回路ボードは、検知されないまま放電することがあります。本製品は当社独自の特許技術である ESD 保護回路を内蔵してはいますが、デバイスが高エネルギーの静電放電を被った場合、損傷を生じる可能性があります。したがって、性能劣化や機能低下を防止するため、ESD に対する適切な予防措置を講じることをお勧めします。

ピン配置およびピン機能説明



NOTES
1. THE EXPOSED PAD MUST BE CONNECTED TO GND.

図 3. ピン配置

表 7. ピン機能の説明

ピン番号	記号	タイプ ¹	説明
1	D2	DO	データ出力
2	D3	DO	データ出力
3	D4	DO	データ出力
4	D5	DO	データ出力
5	D6	DO	データ出力
6	DRVSS	P	デジタル・ドライバのグラウンド
7	DRVDD	P	デジタル・ドライバの電源(1.8 Vまたは 3 V)
8	D7	DO	データ出力
9	D8	DO	データ出力
10	D9	DO	データ出力
11	D10	DO	データ出力
12	D11	DO	データ出力
13	D12	DO	データ出力
14	D13 (MSB)	DO	データ出力
15	NC		未使用
16	H1	DO	CCD 水平クロック 1
17	H2	DO	CCD 水平クロック 2
18	HVSS	P	H1~H4 ドライバのグラウンド
19	HVDD	P	H1~H4 ドライバの電源(3 V)
20	H3	DO	CCD 水平クロック 3
21	H4	DO	CCD 水平クロック 4
22	RGVSS	P	RG ドライバ・グラウンド
23	HL	DO	CCD 最終水平クロック
24	RGVDD	P	RG ドライバ電源(3 V)
25	RG	DO	CCD リセット・ゲート・クロック
26	IOVDD	P	デジタル I/O 電源(1.8 Vまたは 3 V)/LDO 入力電圧(3 V)

ピン番号	記号	タイプ ¹	説明
27	LDOOUT	P	LDO 出力電圧(1.8 V)
28	CLI	DI	マスター・クロック入力
29	AVSS	P	AFE 用アナログ・グラウンド
30	AVDD	P	AFE 用アナログ電源 (1.8 V)
31	CCDINP	AI	CCD 信号正の入力
32	CCDINM	AI	CCD 信号負の入力;通常 AVSS へ接続
33	AVSS	P	AFE 用アナログ・グラウンド
34	AVDD	P	AFE 用アナログ電源 (1.8 V)
35	REFT	AO	リファレンス電圧上側デカップリング(1.0 μ F で AVSS へデカップリング)
36	REFB	AO	リファレンス電圧下側デカップリング(1.0 μ F で AVSS へデカップリング)
37	LDOEN	DI	LDO 出力イネーブル; 3 V = LDO をイネーブル、GND = LDO をディスエーブル
38	SL	DI	3 線式シリアル・ロード
39	SDI	DI	3 線式シリアル・データ入力
40	SCK	DI	3 線式シリアル・クロック
41	GPO1	DIO	汎用入力/出力 1
42	GPO2	DIO	汎用入力/出力 2
43	VD	DI	垂直同期パルス
44	HD	DI	水平同期パルス
45	DVSS	P	デジタル・グラウンド
46	DVDD	P	デジタル電源(1.8 V)
47	D0 (LSB)	DO	データ出力
48	D1	DO	データ出力
	EPAD		露出パッドは GND へ接続する必要があります。

¹ AI=アナログ入力、AO=アナログ出力、DI=デジタル入力、DO=デジタル出力、DIO=デジタル入力/出力、P=電源。

代表的な性能特性




図 4.消費電力対サンプル・レート




図 6.微分非直線性(DNL)




図 5.RMS 出力ノイズ対 VGA ゲイン




図 7.システム積分非直線性(INL)

等価入出力回路




図 8. CCD 入力

06957-010




図 10. デジタル入力

06957-012




図 9. CLI 入力、レジスタ 0x15[0]=1 でバイアス回路をイネーブル

06957-011




図 11. H1~H4、HL、RG の各出力

06957-013

動作原理




図 12. 代表的なアプリケーション

図 12 に、AD9979 の一般的なアプリケーション回路を示します。CCD 出力は AD9979 の AFE 回路により処理され、この AFE 回路は CDS、VGA、黒レベル・クランプ、ADC から構成されています。デジタル化されたピクセル情報はデジタル・イメージ・プロセッサ・チップに送られ、このチップはポスト処理と圧縮を実行します。CCD を動作させるためには、システム ASIC から 3 線式シリアル・インターフェースを介してすべての CCD タイミング・パラメータを AD9979 に書き込む必要があります。イメージ・プロセッサまたは外部水晶発振器から供給されるシステム・マスター・クロック (CLI) から、AD9979 は CCD の水平クロックおよびすべての内部 AFE クロックを発生します。

すべての AD9979 クロックは、VD 入力と HD 入力に同期しています。AD9979 のすべての水平パルス (CLPOB、PBLK、HBLK) は、内部で発生/設定されます。

AD9979 には H1~H4 と RG に対する H ドライバが内蔵されているため、これらのクロックを直接 CCD に接続することができます。AD9979 では 3 V の H 駆動電圧をサポートしています。

図 13 と図 14 に、AD9979 の水平カウンタと垂直カウンタの最大サイズを示します。これらのカウンタは、内部のすべての水平クロックと垂直クロックを制御し、ライン・ロケーションとピクセル・ロケーションを指定します。最大 HD 長は 8191 ピクセル/ラインで、最大 VD 長は 8192 ライン/フィールドです。




図 13. 垂直カウンタと水平カウンタの最大サイズ




図 14. 最大 VD 長と最大 HD 長

プログラマブルなタイミングの発生

PRECISION TIMING 高速タイミング・コア

AD9979 は Precision Timing コアを使って柔軟な高速タイミング信号を発生します。このコアは、CCD と AFE のタイミング発生の基盤となり、リセット・ゲート(RG)、水平ドライバ(HL)の H1~H4、SHP/SHD サンプル・クロックを発生します。独自アーキテクチャの採用により、水平 CCD 読み出しと AFE 関連ダブル・サンプリングを高精度で制御することにより、システム設計者の代わりにイメージ品質の最適化を行います。

タイミング分解能


Precision Timing コアはマスター・クロック入力(CLI)を基準として使います。このクロックは、CCD ピクセル・クロック周波数と同じにすることが推奨されます。図 15 に、内部タイミング・コアがマスター・クロック周期を 64 ステップ(エッジ・ポジション数)に分割する方法を示します。したがって、Precision Timing コアのエッジ分解能は $t_{CLI}/64$ になります(CLI 入力の使い方については、アプリケーション情報のセクション参照)。

65 MHz の CLI 周波数の場合、Precision Timing コアのエッジ分解能は約 240 ps になります。1×システム・クロックが使用できない場合は、CLIDIVIDE レジスタ(アドレス 0x0D)に書き込みを行って、2×リファレンス・クロックを使うことができます。この場合、AD9979 は CLI 周波数を内部で 2 分周します。

高速クロックのプログラマブル性

図 16 に、高速クロック RG、HL、H1~H4、SHP、SHD の発生方法を示します。RG パルスは、プログラマブルな立ち上がりエッジと立ち下がりエッジを持ち、極性制御を使って反転することができます。水平クロック HL、H1、H2 は、別々のプログラマブルな立ち上がり立ち下がりエッジと極性制御を持っています。AD9979 には、その他の HCLK モード・プログラマブル性もあります(表 8 参照)。


各エッジ・ロケーション・レジスタは 6 ビット幅で、64 個の有効エッジ・ロケーションを使用することができます。図 19 に、全高速クロック信号のデフォルト・タイミング・ロケーションを示します。



NOTES

1. THE PIXEL CLOCK PERIOD IS DIVIDED INTO 64 POSITIONS, PROVIDING FINE EDGE RESOLUTION FOR HIGH SPEED CLOCKS.
2. THERE IS A FIXED DELAY FROM THE CLI INPUT TO THE INTERNAL PIXEL PERIOD POSITION (t_{CLIDLy}).

図 15. CLI マスター・クロック入力からの高速クロック分解能




PROGRAMMABLE CLOCK POSITIONS:

- 1SHP SAMPLE LOCATION.
- 2SHD SAMPLE LOCATION.
- 3RG RISING EDGE.
- 4RG FALLING EDGE.
- 5H1 RISING EDGE.
- 6H1 FALLING EDGE.
- 7HL RISING EDGE.
- 8HL FALLING EDGE.

図 16. 高速クロックのプログラマブル・ロケーション(HCLKMODE = 1)


05957-018



H1 TO H4 PROGRAMMABLE LOCATIONS:
 1^{H1} RISING EDGE.
 2^{H1} FALLING EDGE.
 3^{H2} RISING EDGE.
 4^{H2} FALLING EDGE.

05957-019


図 17.HCLK モード 2 動作



H1 TO H4 PROGRAMMABLE LOCATIONS:
 1^{H1} RISING EDGE.
 2^{H1} FALLING EDGE.
 3^{H3} RISING EDGE.
 4^{H3} FALLING EDGE.

05957-020

図 18.HCLK モード 3 動作



NOTES

1. ALL SIGNAL EDGES ARE FULLY PROGRAMMABLE TO ANY OF THE 64 POSITIONS WITHIN 1 PIXEL PERIOD. TYPICAL POSITIONS FOR EACH SIGNAL ARE SHOWN. HCLK MODE 1 IS SHOWN.
2. CERTAIN POSITIONS MUST BE AVOIDED FOR EACH SIGNAL, SHOWN ABOVE AS INHIBIT REGIONS.
3. IF A SETTING IN THE INHIBIT REGION IS USED, AN UNSTABLE PIXEL SHIFT CAN OCCUR IN THE HBLK LOCATION OR AFE PIPELINE.

05957-021


図 19.高速タイミングのデフォルト・ロケーション

表 8.HCLK モード(レジスタ・アドレス 0x23、ビット[7:5]で選択)

HCLK Mode	Register Value	Description
Mode 1	001	H1 edges are programmable; H3 = H1, H2 = H4 = inverse of H1.
Mode 2	010	H1 edges are programmable; H3 = H1. H2 edges are programmable; H4 = H2.
Mode 3	100	H1 edges are programmable; H2 = inverse of H1. H3 edges are programmable; H4 = inverse of H3.
Invalid Selection	000, 011, 101, 110, 111	Invalid register settings.

表 9.水平クロック、RG、駆動およびサンプル制御のレジスタ・パラメータ

Name	Length	Range	Description
Polarity	1 bit	High/low	Polarity control for H1/H3 and RG; 0 = no inversion, 1 = inversion
Positive Edge	6 bits	0 to 63 edge location	Positive edge location for H1/H3 and RG
Negative Edge	6 bits	0 to 63 edge location	Negative edge location for H1/H3 and RG
Sample Location	6 bits	0 to 63 sample location	Sampling location for SHP and SHD
Drive Control	3 bits	0 to 7 current steps	Drive current for H1 to H4 and RG outputs (4.3 mA steps)



NOTES

- EXAMPLE SHOWN FOR SHDLOC = 0.
- HIGHER VALUES OF SHD AND/OR DOUTPHASE SHIFT DOUT TRANSITION TO THE RIGHT, WITH RESPECT TO CLI LOCATION.

図 20.AFE データ出力のパイプライン遅延

06857-022

H ドライバと RG 出力

AD9979 はプログラマブルなタイミング・ポジションの他に、HL、RG、H1~H4 の各出力に対する出力ドライバも内蔵しています。これらのドライバは、CCD 入力を直接駆動できる十分な能力を持っています。H ドライバ電流と RG ドライバ電流は、駆動強度コントロール・レジスタ(アドレス 0x35)を使って、特定の負荷に対して最適な立ち上がり/立ち下がり時間に調整することができます。レジスタを使って、4.3 mA ステップで駆動強度を調節します。最小設定値 0 はオフ状態すなわちスリー・ステートに対応し、最大設定値 7 は 30.1 mA に対応します。

デジタル・データ出力

AD9979 ではシステムの柔軟性を高めるため、DOUTPHASEN と DOUTPHASEP (アドレス 0x37、ビット [11:0])を使って、新しい各ピクセル・データ値の開始ロケーションを選択しています。0~63 のエッジ・ロケーションを設定することができます。レジスタ 0x37 は、マスター・クロック入力 CLI を基準とするデータ出力の開始ロケーションと DOUTPHASEx クロックの立ち上がりエッジを指定します。

AD9979 のパイプライン遅延を図 20 に示します。CCD 入力力が SHD によりサンプルされてからデータが出力されるまでに 16 サイクルの遅延があります。

水平クランピングとブランキング

AD9979 の水平クランピングとブランキング・パルスは、さまざまなアプリケーションに合わせて設定することができます。CLPOB、PBLK、HBLK の各フィールドの各領域は個別に制御することができます。この機能を使うと、さまざまなイメージ転送タイミングと高速なライン・シフトが可能になるため、黒レベルへのピクセル・クランピングとブランキング・パターンを読み出しの各ステージで変更することができます。

独立した CLPOB と PBLK のパターン

AFE 水平タイミングは CLPOB と PBLK から構成されています(図 21 参照)。これら 2 つの信号は、表 10 に示すレジスタを使って独立に設定されます。CLPOB (PBLK) 信号のスタート極性は CLPOB_POL (PBLK_POL) で、このパルスの最初および 2 番目のトグル・ポジションはそれぞれ CLPOBx_TOG1 (PBLKx_TOG1) と CLPOBx_TOG2 (PBLKx_TOG2) です。両信号はアクティブ・ローであり、これに従って設定する必要があります。

各 H パターン CLPOB0、CLPOB1、PBLK0、PBLK1 に対して、CLPOB と PBLK の別々の 2 つのパターンを設定することができます。CLPOB_PAT フィールド・レジスタと PBLK_PAT フィールド・レジスタは、2 つのパターンのいずれを各フィールドで使用するかを指定します。

図 32 に、シーケンス変化ポジションにより読み出しフィールドがさまざまな領域に分割される方法を示します。さまざまな H パターンを各領域に割り当てることにより、

CLPOB 信号と PBLK 信号が垂直タイミングの各変化で変化することができます。

CLPOB と PBLK のマスキング領域

さらに、AD9979 では既存のパターン設定を変更することなく、フィールド内のあるラインで、CLPOB 信号と PBLK 信号をディスエーブルすることができます。CLPOB と PBLK には 3 セットの開始レジスタと終了レジスタがあります。これらを使うと各信号に対して最大 3 個のマスキング領域を設けることができます。

たとえば、CLPOB マスキングを使うときは、CLPOBMASKSTARTx レジスタと CLPOBMASKENDx レジスタを設定して、CLPOB パターンを無視するフィールド内の開始ラインと終了ラインを指定します。図 22 に、この機能を示します。

マスキング・レジスタはある H パターンに特定ではなく、タイミングの全既存フィールドに対して常にアクティブです。CLPOB と PBLK のマスキング機能をディスエーブルするときは、これらのレジスタに最大値 0x1FFF を設定します。

パワーアップ時に CLPOB と PBLK のマスキングをディスエーブルするときは、CLPOBMASKSTARTx (PBLKMASKSTARTx) に 8191 を、CLPOBMASKENDx (PBLKMASKENDx) に 0 を、それぞれ設定することが推奨されます。これにより、さまざまなレジスタ更新イベントで発生する偶発的なマスキングを防止することができます。




図 21. クランプおよびプリブランク・パルスの配置




図 22. CLPOB マスキングの例

表 10.CLPOB レジスタと PBLK レジスタ

Name	Length	Range	Description
CLPOB0_TOG1	13 bits	0 to 8191 pixel location	First CLPOB0 toggle position within the line for each V-sequence.
CLPOB0_TOG2	13 bits	0 to 8191 pixel location	Second CLPOB0 toggle position within the line for each V-sequence.
CLPOB1_TOG1	13 bits	0 to 8191 pixel location	First CLPOB1 toggle position within the line for each V-sequence.
CLPOB1_TOG2	13 bits	0 to 8191 pixel location	Second CLPOB1 toggle position within the line for each V-sequence.
CLPOB_POL	9 bits	High/low	Starting polarity of CLPOB for each V-sequence[8:0] (in field registers).
CLPOB_PAT	9 bits	0 to 9 settings	CLPOB pattern selection for each V-sequence[8:0] (in field registers).
CLPOBMASKSTARTx	13 bits	0 to 8191 pixel location	CLPOB mask start position. Three values available (in field registers).
CLPOBMASKENDx	13 bits	0 to 8191 pixel location	CLPOB mask end position. Three values available (in field registers).
PBLK0_TOG1	13 bits	0 to 8191 pixel location	First PBLK0 toggle position within the line for each V-sequence.
PBLK0_TOG2	13 bits	0 to 8191 pixel location	Second PBLK0 toggle position within the line for each V-sequence.
PBLK1_TOG1	13 bits	0 to 8191 pixel location	First PBLK1 toggle position within the line for each V-sequence.
PBLK1_TOG2	13 bits	0 to 8191 pixel location	Second PBLK1 toggle position within the line for each V-sequence.
PBLK_POL	9 bits	High/low	Starting polarity of PBLK for each V-sequence[8:0] (in field registers).
PBLK_PAT	9 bits	0 to 9 settings	PBLK pattern selection for each V-sequence[8:0] (in field registers).
PBLKMASKSTARTx	13 bits	0 to 8191 pixel location	PBLK mask start position. Three values available (in field registers).
PBLKMASKENDx	13 bits	0 to 8191 pixel location	PBLK mask end position. Three values available (in field registers).




図 23.一般的な水平ブランキング・パルスの配置(HBLKMODE = 0)




図 24.HBLK マスキングの制御

個別の HBLK パターン

図 23 に示すプログラマブルな HBLK タイミングは、CLPOB および PBLK と同じですが、スタート極性制御がありません。トグル・ポジションは、ブランキング区間の開始ポジションと停止ポジションのみを指定します。さらに図 24 に示すように、H1/H3、H2/H4、HL に対する極性制御 HBLKMASK があり、これによりブランキング区間での水平クロック信号の極性が指定されます。HBLKMASK をハイ・レベルに設定すると、ブランキング区間で H1 = H3 = ロー・レベル、かつ H2 = H4 = ハイ・レベルになります。CLPOB 信号と PBLK 信号の場合と同様に、各 H パターン・グループに HBLK レジスタがあるため、さまざまな垂直タイミング・シーケンスでユニークなブランキング信号を使うことができます。

AD9979 は、HBLK 動作に対して 3 種類のモードをサポートしています。HBLK モード 0 では、基本動作をサポートし、特別な HBLK パターンに対する幾つかのサポートを提供します。HBLK モード 1 では、ピクセル・ミキシング HBLK 動作をサポートします。HBLK モード 2 では、高度な HBLK 動作をサポートします。次のセクシ

ョンでは各モードについて説明します。レジスタ名は、表 11 に記載します。

HBLK モード 0 動作

HBLK には 6 個のトグル・ポジションがあります。通常、2 個のトグル・ポジションのみを使用して標準 HBLK インターバルを発生しますが、追加トグル・ポジションを使って、特別な HBLK パターンを発生させることができます(図 25 参照)。このパターン例では、6 個のすべてのトグル・ポジションを使って、HBLK インターバルで追加 2 グループのパルスを発生しています。トグル・ポジションを変更することにより、さまざまなパターンを発生させることができます。

偶数ラインと奇数ラインに対して別々のトグル・ポジションがあります。変更が不要な場合には、HBLKTOGEx レジスタと HBLKTOGOx レジスタへ同じ値をロードしてください。




図 25. 特別な HBLK パターンの発生

表 11. HBLK パターン・レジスタ

Name	Length	Range	Description
HBLKMODE	2 bits	0 to 2	Enables different HBLK toggle position operation. 0 = normal mode. Six toggle positions are available for even and odd lines. If even/odd alternation is not need, set the toggle positions for the even/odd the same. 1 = pixel mixing mode. Instead of only six toggle positions, use the HBLKSTART, HBLKEND, HBLKLEN, and HBLKREP registers, along with HBLKTOGOx and HBLKTOGEx. If even/odd alternation is not need, set the even/odd toggles the same. 2 = advanced HBLK mode. It divides HBLK interval into six different repeat areas. It uses HBLKSTARTA, HBLKSTARTB, HBLKSTARTC, and RAxHyREPA/RAxHyREPB/RAxHyREPC registers. 3 = test mode. Do not access.
HBLKSTART	13 bits	0 to 8191 pixel location	Start location for HBLK in HBLK Mode 1 and HBLK Mode 2.
HBLKEND	13 bits	0 to 8191 pixel location	End location for HBLK in HBLK Mode 1 and HBLK Mode 2.
HBLKLEN	13 bits	0 to 8191 pixels	HBLK length in HBLK Mode 1 and HBLK Mode 2.
HBLKREP	13 bits	0 to 8191 repetitions	Number of HBLK repetitions in HBLK Mode 1 and HBLK Mode 2.
HBLKMASK_H1	1 bit	High/low	Masking polarity for H1/H3 during HBLK.
HBLKMASK_H2	1 bit	High/low	Masking polarity for H2/H4 during HBLK.
HBLKMASK_HL	1 bit	High/low	Masking polarity for HL during HBLK.

Name	Length	Range	Description
HBLKTOGO1	13 bits	0 to 8191 pixel location	First HBLK toggle position for odd lines in HBLK Mode 0 and HBLK Mode 1.
HBLKTOGO2	13 bits	0 to 8191 pixel location	Second HBLK toggle position for odd lines in HBLK Mode 0 and HBLK Mode 1.
HBLKTOGO3	13 bits	0 to 8191 pixel location	Third HBLK toggle position for odd lines in HBLK Mode 0 and HBLK Mode 1.
HBLKTOGO4	13 bits	0 to 8191 pixel location	Fourth HBLK toggle position for odd lines in HBLK Mode 0 and HBLK Mode 1.
HBLKTOGO5	13 bits	0 to 8191 pixel location	Fifth HBLK toggle position for odd lines in HBLK Mode 0 and HBLK Mode 1.
HBLKTOGO6	13 bits	0 to 8191 pixel location	Sixth HBLK toggle position for odd lines in HBLK Mode 0 and HBLK Mode 1.
HBLKTOGE1	13 bits	0 to 8191 pixel location	First HBLK toggle position for even lines in HBLK Mode 0 and HBLK Mode 1.
HBLKTOGE2	13 bits	0 to 8191 pixel location	Second HBLK toggle position for even lines in HBLK Mode 0 and HBLK Mode 1.
HBLKTOGE3	13 bits	0 to 8191 pixel location	Third HBLK toggle position for even lines in HBLK Mode 0 and HBLK Mode 1.
HBLKTOGE4	13 bits	0 to 8191 pixel location	Fourth HBLK toggle position for even lines in HBLK Mode 0 and HBLK Mode 1.
HBLKTOGE5	13 bits	0 to 8191 pixel location	Fifth HBLK toggle position for even lines in HBLK Mode 0 and HBLK Mode 1.
HBLKTOGE6	13 bits	0 to 8191 pixel location	Sixth HBLK toggle position for even lines in HBLK Mode 0 and HBLK Mode 1.
RAxHyREPz ¹	12 bits	0 to 15 HCLK pulses	HBLK Mode 2 even field Repeat Area x. Number of Hy repetitions for HBLKSTARTz even lines. ² Bits[3:0]: number of Hy pulses following HBLKSTARTA. Bits[7:4]: number of Hy pulses following HBLKSTARTB. Bits[11:8]: number of Hy pulses following HBLKSTARTC.
HBLKSTARTA	13 bits	0 to 8191 pixel location	HBLK Repeat Area Start Position A for HBLK Mode 2.
HBLKSTARTB	13 bits	0 to 8191 pixel location	HBLK Repeat Area Start Position B for HBLK Mode 2.
HBLKSTARTC	13 bits	0 to 8191 pixel location	HBLK Repeat Area Start Position C for HBLK Mode 2.
HBLKALT_PATx ³	3 bits	0 to 5 even repeat area	HBLK Mode 2 odd field Repeat Area x pattern. Selected from even field repeat areas. ⁴

¹ 変数 x は 0~5 で繰り返し領域を表します。変数 y は水平ドライバ 1 または 2 を表します。変数 z は HBLK モード 2、A、B または C の HBLK 繰り返し領域開始ポジションを表します。

² HBLKALT_PATx を使って指定された奇数ライン。

³ 変数 x は繰り返し領域を表し、0~5 です。

⁴ RAxHyREPz を使って指定された偶数ライン。注 1 も参照。




図 26. HBLK モード 1 を使用した HBLK 繰り返しパターン(レジスタ値 = 1)

HBLK モード 1 動作

HBLKMODE に 1 を設定すると、HBLK 信号の複数繰り返し機能をイネーブリングすることができます。このモードでは、HBLKSTART、HBLKEND、HBLKLEN、HBLKREP のレジスタ・セットと 6 個のトグル・ポジションとの組み合わせにより HBLK パターンが発生されます(図 26 参照)。

HBLK ライン切り替えの発生

HBLK モード 0 と HBLK モード 1 では、別々のトグル・ポジションが使用可能な偶数ラインと奇数ライン上の HBLK トグル・ポジションを切り替える機能を提供します。偶数/奇数ラインの切り替えが不要な場合には、偶数ライン(HBLKTOGE_x)と奇数(HBLKTOGO_x)ラインのレジスタに同じ値をロードします。

HCLK 区間中での水平クロック幅の増加

HCLK モード 0 と HCLK モード 1 では、HCLK インターバルで H1~H4 のパルス幅を広げることができます。図 27 に示すように、水平クロック周波数を倍率 1/2、1/4、1/6、1/8、1/10、1/12、...、1/30 で小さくすることができます (表 12 参照)。この機能をイネーブルするときは、HCLK_WIDTH レジスタ (アドレス 0x34、ビット [7:4]) に、1~15 の値を設定します。このレジスタに 0 を設定すると、HCLK 幅機能がディスエーブルされます。

周波数の低下は HCLK 領域内にある H1~H4 パルスでのみ発生します。

HCLK_WIDTH 機能は一般に、特別な HCLK パターンと組み合わせて使用されて、CCD 内で垂直と水平のミキシングを発生させます。

HCLK 幅機能は HCLK モード 0 と HCLK モード 1 でのみ使用可能で、HCLK モード 2 では使用できないことに注意してください。

表 12.HCLK 幅レジスタ

Name	Length	Description
HCLK_WIDTH	4 bits	Controls H1 to H4 width during HBLK as a fraction of pixel rate. 0 = same frequency as pixel rate 1 = 1/2 pixel frequency, that is, doubles the HCLK pulse width 2 = 1/4 pixel frequency 3 = 1/6 pixel frequency 4 = 1/8 pixel frequency 5 = 1/10 pixel frequency 6 = 1/12 pixel frequency 7 = 1/14 pixel frequency 8 = 1/16 pixel frequency 9 = 1/18 pixel frequency 10 = 1/20 pixel frequency 11 = 1/22 pixel frequency 12 = 1/24 pixel frequency 13 = 1/26 pixel frequency 14 = 1/28 pixel frequency 15 = 1/30 pixel frequency




図 27.HCLK インターバルでの広い水平クロック・パルスの発生

09957-029

HBLK モード 2 動作

HBLK モード 2 では、さらに高度な HBLK パターン動作が可能です。不均一な間隔を持つ複数領域の HCLK パルスが必要な場合、HBLK モード 2 を使います。別々のセットのレジスタを使うと、HBLK モード 2 では HBLK 領域を 6 個の領域に分割することができます(表 11 参照)。図 28 に示すように、各繰り返し領域ではトグル・ポジション HBLKSTARTA、HBLKSTARTB、HBLKSTARTC の 1 つの共通グループを使いますが、 $RAxHyREPz$ を使うことにより、各 HBLKSTARTA、HBLKSTARTB、HBLKSTARTC ポジションの後ろのトグル数を各繰り返し領域でユニークにすることができます(ここで、x は繰り返し領域 0~5 を、y は水平ドライバ 1 または 2 を、z は HBLK モード 2 での HBLK 繰り返し領域開始ポジション A、B、または C を、それぞれ表します)。

図 29 に示すように、 $RAxH1REPA/RAxH1REPB/RAxH1REPC$ レジスタまたは $RAxH2REPA/RAxH2REPB/RAxH2REPC$ レジスタに 0 を設定すると、特定の繰り返し領域で HCLK グループが現れないようにマスクされます。図 28 に、使用される 2 個の繰り返し領域のみを示します(最大 6 個が使用可能です)。H1 と H2 に対して繰り返し領域の繰り返し数を別々に設定することができますが、一般に H1 と H2 に同じ値が使用されます。

図 28 に例を示します。

$RA0H1REPA/RA0H1REPB/RA0H1REPC =$
 $RA0H2REPA/RA0H2REPB/RA0H2REPC =$
 $RA1H1REPA/RA1H1REPB/RA1H1REPC =$
 $RA1H2REPA/RA1H2REPB/RA1H2REPC = 2。$

さらに、HBLK モード 2 では、偶数ラインと奇数ライン上でさまざまな HBLK パターンが可能です。HBLKSTARTA、HBLKSTARTB、HBLKSTARTC、および $RAxH1REPA/RAxH1REPB/RAxH1REPC$ と $RAxH2REPA/RAxH2REPB/RAxH2REPC$ により、偶数ラインの動作が指定されます。奇数ラインを別に制御するときは、偶数ラインで使われる繰り返し領域を再指定することにより、HBLKALT_PATx レジスタを使って奇数ライン上に最大 6 個の繰り返し領域を指定します。新しいパターンを使うことはできませんが、偶数ライン上で定義済みの繰り返し領域の指定を奇数ラインに対して変更して高度な CCD 動作を行うことができます。




図 28.HBLK モード 2 の各レジスタ




図 29.HBLK モード 2 動作

HBLK、PBLK、CLPOBのトグル・ポジション

AD9979では、内部水平ピクセル・カウンタを使ってHBLK、PBLK、CLPOBのトグル・ポジションを決めています。HDの立ち下がりエッジから12 CLI周期が経過するまで水平カウンタが0にリセットされません。レジスタ・トグル・ポジションを指定するときには、この12サイクルのパイプライン遅延を考慮する必要があります。たとえば、CLPOBx_TOGy = 100で、パイプライン遅延を考慮しないと、最終トグル・ポジションは112になります。正しいトグル・ポジションを取得するためには、トグル・ポジション・レジスタを所望トグル・ポジションより12だけ小さい値に設定する必要があります。たとえば、所望トグル・ポジションが100の場合、CLPOBx_TOGyを88(=100 - 12)に設定する必要があります。

図53に、HDの立ち下がりエッジに対する12サイクルのパイプライン遅延を示します。

トグル・ポジションは、HDの立ち下がりエッジから水平カウンタがリセットされるまでの12サイクルの遅延中に設定できないことに注意してください。この制約の例については、図31を参照してください。




図30. 所望トグル・ポジションを得るためのレジスタ設定の例




図31. トグル・ポジション配置の制約

フィールド全体—Hパターンの組み合わせ

Hパターンを生成した後は、これらを組み合わせでさまざまな読み出し・フィールドを生成します。1つのフィールドはSCPレジスタで指定される最大7つの領域から構成され、各領域内でHパターン・グループ(最大32グループ)を選択することができます。Hパターンを制御するレジスタは、フィールド・レジスタ内に配置されています。表13に、フィールド・レジスタを示します。

Hパターンの選択

HパターンはHPATメモリ内に格納されています(表33参照)。まず、必要とするHパターン・グループ数を決め(最大32)、次にHPAT_SELxレジスタを使ってフィールドの各領域で出力するHパターン・グループを選択します。図32に、HPAT_SELxレジスタとSCPxレジスタの使い方を示します。SCPxレジスタは、各領域のライン境界を生成します。




図 32. フィールド全体を領域に分割

表 13. フィールド・レジスタ

Name	Length	Range	Description
SCPx	13 bits	0 to 8191 line number	Sequence change position for each region; selects an individual line
HPAT_SELx	5 bits	0 to 31 H-patterns	Selected H-pattern for each region of the field
CLPOB_POL	9 bits	High/low	CLPOB start polarity settings for each region of the field
CLPOB_PAT	9 bits	0 to 9 patterns	CLPOB pattern selector for each region of the field
CLPOBMASKSTARTx, CLPOBMASKENDx	13 bits	Number of lines	CLPOB mask positions for up to three masking configurations
PBLK_POL	9 bits	High/low	PBLK start polarity settings for each region of the field
PBLK_PAT	9 bits	0 to 9 patterns	PBLK pattern selector for each region of the field
PBLKMASKSTARTx, PBLKMASKENDx,	13 bits	Number of lines	PBLK mask positions for up to three masking configurations

モード・レジスタ

AD9979の最終フィールドのタイミングを選択するときは、モード・レジスタを使います。一般に、すべてのフィールドとHパターン・グループ情報は、スタートアップ時にAD9979に書き込まれます。動作時にモード・レジスタを使うと、システムの電流条件を満たすフィールド・タイミングの組み合わせを選択することができます。モード・レジスタと設定済みタイミングの組み合わせを使う利点は、カメラ動作時にシステム書き込み条件を大幅に削減することです。カメラ動作モードを変更する場合、各カメラ・モード変更によるすべての垂直タイミング情報を書き込む代わりに、数回のレジスタ書き込みで済みます。

基本静止画カメラ・アプリケーションでは、水平タイミングの5個のフィールドが必要です。すなわち、ドラフト・モード動作に1個、オートフォーカスに1個、静止画読み出しに3個、それぞれ必要とされます。AD9979では、5個のフィールドのすべてのレジスタ・タイミング情報がスタートアップ時にロードされます。その後、カメラ動作中に、カメラの使い方に応じて、使用するフィールド・タイミングをモード・レジスタを使って選択します。


AD9979では、最大31個の設定済みフィールド・グループからFIELD_SELxレジスタを使って選択する最大7個のフィールド・シーケンスをサポートしています。

FIELDNUMが1より大きい場合、AD9979はフィールド1から開始して、各VDの開始で各フィールドNへインクリメントさせます。


図33に、モード設定の設定値例を示します。この例は、メモリに格納されているフィールド・グループ0～3の4個のフィールド・グループの場合です。

表 14. モード・レジスタ


Name	Length	Range	Description
HPATNUM	5 bits	0 to 31 H-pattern groups	Total number of H-pattern groups starting at Address 0x800
FIELDNUM	3 bits	0 to 7 fields	Total number of applied fields (1 = single-field operation)
FIELD_SEL1	5 bits	0 to 31 field groups	Selected first field
FIELD_SEL2	5 bits	0 to 31 field groups	Selected second field
FIELD_SEL3	5 bits	0 to 31 field groups	Selected third field
FIELD_SEL4	5 bits	0 to 31 field groups	Selected fourth field
FIELD_SEL5	5 bits	0 to 31 field groups	Selected fifth field
FIELD_SEL6	5 bits	0 to 31 field groups	Selected sixth field
FIELD_SEL7	5 bits	0 to 31 field groups	Selected seventh field



EXAMPLE 1:
 TOTAL FIELDS = 3, FIRST FIELD = FIELD 0, SECOND FIELD = FIELD 1, THIRD FIELD = FIELD 2



EXAMPLE 2:
 TOTAL FIELDS = 1, FIRST FIELD = FIELD 3



EXAMPLE 3:
 TOTAL FIELDS = 4, FIRST FIELD = FIELD 5, SECOND FIELD = FIELD 1, THIRD FIELD = FIELD 4, FOURTH FIELD = FIELD 2




図 33.モード設定の例

05957-035

水平タイミング・シーケンスの例

図 34 に、CCD レイアウトの例を示します。水平レジスタには 28 個のダミー・ピクセルが格納されており、CCD からクロック駆動される各ライン上でこれらのダミー・ピクセルが使用されます。垂直方向では、読み出しの前に 10 本の光学黒(OB)ラインと読み出しの後に 2 本の OB ラインがあります。水平方向には、前側に 4 個の OB ピクセル、後ろ側に 48 個の OB ピクセルがあります。

図 35 に、実効ピクセルの読み出し時に使う基本シーケンス・レイアウトを示します。各ラインの終わりの 48 個の OB ピクセルは、CLPOB 信号に対して使います。PBLK はオプションで、HBLK 時にデジタル出力をブランクにするとときに使われることがあります。HBLK は垂直シフト・インターバルで使われます。

PBLK は CDS 入力のアイソレーションに使われるため(アナログ・フロントエンドの説明と動作のセクション参照)、PBLK 信号は CLPOB 動作時に使うことはできません。PBLK 時に発生するオフセット動作の変化は、CLPOB 回路の精度に影響を与えます。

HBLK、CLPOB、PBLK の各パラメータは、V シーケンス・レジスタに書き込まれます。シールド OB ライン全体でクランプする別のシーケンスを追加するなどの、さらに複雑なクランプ方式を使うことができます。このためには、OB ラインを出力するために別の V シーケンスを構成する必要があります。

CLPOB マスク・レジスタは、クランプ・シーケンスのセットアップに影響を与えずに、数ライン上の CLPOB をディセーブルする際にも役立ちます。重要なことは、有効な OB ピクセルでのみ CLPOB を使うことです。垂直ブランキングまたは SG ライン・タイミングのようなフレーム・タイミングの他の部分で、CCD は有効な OB ピクセルを出力しません。このタイミングで発生する CLPOB パルスはすべてクランプ動作で誤差を発生させるため、画像の黒レベルが変化します。





図 34. CCD 設定の例



NOTES

1. IT IS RECOMMENDED THAT PBLK ACTIVE (LOW) NOT BE USED DURING CLPOB ACTIVE (LOW).

図 35. 水平シーケンスの例

汎用出力(GPO)

AD9979には、機械的シャッタ、ストロボ/フラッシュ、CCD バイアス・セレクト信号、または汎用(GP)信号を使用するその他の外付け部品を制御するプログラマブルな出力があります。最大2本のトグルとして使える GP 信号が2本あり、これらは GPO1 と GPO2 として設定することができます。これらのピンは双方向で、CLPOB、PBLK、内部高速信号(出力として使用)、HBLK 外部制御(入力として使用)の表示に使うことができます。このセクションで説明したレジスタを表 16 に示します。

プライマリ・フィールド・カウンタ

AD9979は、GPO 出力信号を使う際に複数のフィールドをカウントするために使用するプライマリ・フィールド・カウンタを内蔵しています。このカウンタは、各 VD サイクルでインクリメントされます。プライマリ・カウンタには次の動作を含む複数の動作モードがあり、アドレス 0x50 から制御されます。

- 起動カウンタ(シングル・カウント)
- RapidShot (繰り返しカウント)
- ShotTimer (遅延カウント)
- アイドル強制

プライマリ・カウンタは、GP トグル・ポジションの配置を制御します。さらに、プライマリ・カウンタと組み合わせる RapidShot 機能を使う場合、このカウンタは複数の露光/読み出しサイクルに必要なだけ自動的に繰り返します。

GP トグル

各 GPO は出力として設定された場合、プログラマブルなトグル・ポジションから得られた結果を信号として出力します。GP 信号は互いに独立しているため、GP プロトコル・レジスタ(アドレス 0x52)を経由してプライマリ・フィールド・カウンタを使って、特定の VD 区間または VD 区間の全範囲にリンクすることができます。GP トグルはフィールド・カウンタに対応させられるため、RapidShot や ShotDelay のようなフィールド・カウンタの特性を受け継ぎます。GP トグルを使うときは、

1. トグル・ポジションを設定します(アドレス 0x54~アドレス 0x59)
2. プロトコルを設定します(アドレス 0x52)
3. カウンタ・パラメータを設定します(アドレス 0x51)
4. カウンタを起動します(アドレス 0x50)

プロトコル 1 (カウンタへの対応なし)の場合は、ステップ 3 とステップ 4 をスキップします。

これらの 4 ステップで、GP 信号を多くの共通タスクを実行するように設定することができます。プロトコルの選択を注意深く行って、プライマリ・カウンタを使用すると、GP 信号をシステム動作で効率良く使うことができます。

1本の GPO と 1個のフィールド・カウンタを使った GPO アプリケーションのシンプルな幾つかの例を次に示します。これらの例は、ビルディング・ブロックとしてさらに複雑な GPO 動作に使うことができます。さらに、特定の GPO 信号を 4 入力 LUT を経由して渡して、これらの組み合わせロジックを実現することもできます。たとえば、GPO1 と GPO2 を XOR ルックアップ・テーブルを介して入力し、その結果を GPO1、GPO2、または両方を使って出力することができます。さらに、GPO1 または GPO2 は元のトグルを出力することもできます。

表 15. プライマリ・フィールド・カウンタ・レジスタ(アドレス 0x50 とアドレス 0x51)

Name	Length	Description
PRIMARY_ACTION	3 bits	0x0 = idle (no counter action). GPO signals still can be controlled using polarity or GPx_PROTOCOL = 1. 0x1 = activate counter. Single cycle of counter from 1 to counter maximum value; then returns to idle state. 0x2 = RapidShot. After reaching maximum counter value, counter wraps and repeats until reset. 0x3 = ShotTimer. Active single cycle of counter after added delay of N fields (use PRIMARY_DELAY register). 0x4 = test mode only. 0x5 = test mode only. 0x6 = test mode only. 0x7 = force to idle.
PRIMARY_MAX	4 bits	Primary counter maximum value.
PRIMARY_DELAY	4 bits	ShotTimer. Number of fields to delay before the next primary count starts.

表 16.GPO レジスタ(アドレス 0x52~アドレス 0x59)

Name	Length	Range	Description
GP1_PROTOCOL	2 bits	0 to 3	0x0 = idle.
GP2_PROTOCOL	2 bits	0 to 3	0x1 = manual, no counter association. 0x2 = link to primary counter. 0x3 = primary repeat. Allows GP signals to repeat with RapidShot.
GP_LINE_MODE	2 bits	Off/on	Enables general-purpose output signals on every line. 0 = disable. 1 = enable.
GPx_POL ¹	2 bits	Low/high	Starting polarity for general-purpose signals. Only updated during PROTOCOL = 1.
GPO_OUTPUT_EN	2 bits	Off/on	0 = disable GPOx. Output pins are in high-Z state (default). 1 = enable GPO1 to GPO2 outputs (1 bit per output).
SEL_GPOx ¹	2 bits	0 to 3	Select signal for GPO output. 0 = use GP toggles. 1 = use CLPOB. 2 = use PBLK. 3 = use high speed timing signal.
SEL_HS_GPOx ¹	2 bits	0 to 3	Select GPO output high speed timing signal used. 0 = use delayed CLI. 1 = use delayed ADC output latch clock. 2 = use delayed SHD sample clock. 3 = use delayed SHP sample clock.
HBLK_EXT	1 bit	Off/on	1 = enable external HBLK signal to be input to GPO2 pin.
GP_LUT_EN	2 bits		0 = disabled.
GP12_LUT	4 bits	Logic setting	Desired logic to be realized on GPO1 combined with GPO2. Example logic settings for GP12_LUT: 0x6 = GPO1 XOR GPO2 (See Figure 41). 0x7 = GPO1 NAND GPO2. 0x8 = GPO1 AND GPO2. 0xE = GPO1 OR GPO2.
GPTx_TOGy_FIELD ^{1,2}	4 bits	0 to 15	Field of activity, relative to primary counter for toggle.
GPTx_TOGy_LINE ^{1,2}	13 bits	0 to 8191	Line of activity for toggle.
GPTx_TOGy_PIXEL ^{1,2}	13 bits	0 to 8191	Pixel of activity for toggle.

¹ 変数 x は汎用出力を表し、1 または 2 です。² 変数 y はトグルを表し、1 または 2 です。

シングル・フィールド・トグル

シングル・フィールド・トグルは、レジスタ書き込みの後にフィールド内で開始されます。フィールド内には最大2個のトグルが存在することができます。

GPx_PROTOCOL = 1 に設定すると、このモードが設定されます。このモードでは、フィールド・トグル設定値を1に設定する必要があります。GPx_PROTOCOL までの各フィールドのトグル繰り返しは0に設定されます。

GPx_PROTOCOL は再度開始される前に1フィールドの間0にリセットする必要があります。


準備

GP トグル・ポジションは使用前に何時でも設定することができます。たとえば、

```
0x054 ← 0x000A001
0x055 ← 0x0002000
0x056 ← 0x000000F
```

詳細

A) Field 0: 0x052 ← 0x0000001
B) Field 1: 0x052 ← 0x0000000



NOTES

1. THE FIELD TOGGLE POSITION IS IGNORED WHEN THE GPO PROTOCOL IS 1. TOGGLE POSITIONS REPEAT FOR EACH FIELD UNTIL GPO PROTOCOL IS RESET.

図 36. GP1_PROTOCOL = 1 を使用する
シングル・フィールド・トグル

09957-038

スケジュール・トグル

スケジュール・トグルは、次のフィールドで発生するように設定されます。たとえば、フィールド1に1個のトグルが存在し、次のトグルがフィールド3に存在することができます。GPx_PROTOCOL = 2 でこのモードを設定すると、GPO はプライマリ・フィールド・カウンタに従うことが指示されます。


準備

GP トグル・ポジションは使用前に何時でも設定することができます。たとえば、

```
0x054 ← 0x00C4002
0x055 ← 0x0004000
0x056 ← 0x00000B3
```

詳細

A) Field 0: 0x050 ← 0x0000001
0x052 ← 0x0000002



THE PRIMARY COUNTER REGULATES THE SUBCK AND VSG ACTIVITY. LINK A GPO TO THE PRIMARY COUNTER ONLY IF IT IS TO HAPPEN DURING EXPOSURE/READ.

09957-039

図 37. GP1_PROTOCOL = 2 を使用するスケジュール・トグル

RapidShot シーケンス

RapidShot 技術は、スケジュール・トグルの連続繰り返しを提供します。スケジュール・トグルの場合と同様に、パルスが複数のフィールドにわたって機能することができます。GPx_PROTOCOL = 3 にするとこのモードが設定され、GPO はプライマリ・フィールド・カウンタに従うことが指示されます。GPx_PROTOCOL は再起動される前に、1フィールド間0にリセットされる必要があります。


準備

GPO トグル・ポジションは使用前に何時でも設定することができます。たとえば、

```
0x051 ← 0x0000002
0x054 ← 0x000A001
0x055 ← 0x0004000
0x056 ← 0x000000F
0x052 ← 0x0000003
```

詳細

A) Field 0: 0x050 ← 0x0000002
B) Field 2: 0x050 ← 0x0000007



NOTES

1. THE GPO PROTOCOLS ARE THE SAME AS THE SCHEDULED TOGGLES, EXCEPT THE TOGGLES CAN BE EXCLUDED FROM REPETITION BY CHOOSING GPO PROTOCOL 2. CAUTION! THE FIELD COUNTER MUST BE FORCED INTO IDLE STATE TO TERMINATE REPETITIONS.

図 38. GP1_PROTOCOL = 3 を使用する RapidShot トグル動作

09957-040

ShotTimer シーケンス

ShotTimer 技術は、スケジュール・トグルの内部遅延を提供します。遅延はフィールド数で表されます。

準備

GP トグル・ポジションは使用前に何時でも設定することができます。たとえば、

```
0x051 ← 0x0000032
0x054 ← 0x000A001
0x055 ← 0x0004000
0x056 ← 0x000000F
0x052 ← 0x0000002
```

詳細

A) Field 0: 0x050 ← 0x0000003




図 39. GP1_PROTOCOL = 3 を使用する ShotDelay トグル動作

GP ルックアップ・テーブル(LUT)

AD9979 は、GP が出力に設定されたとき、連続する GP 信号の各対に対する LUT を内蔵しています。GPO1 対からの外部 GPO 出力には、LUT の結果または元の GPO 内部信号を出力することができます。




図 40. GPO1 信号と GPO2 信号の内部 LUT

アドレス 0x52 は、LUT の動作を制御し、結果を受け取る信号を指定します。各 4 ビット・レジスタにより、GPO1 と GPO2 の任意のロジック結合を実現することができます。表 17 に、GP12_LUT[13:10] のレジスタ値を指定する方法を示します。XOR、NAND、AND、OR の結果を示してありますが、任意の 4 ビット組み合わせが可能です。XOR ゲーティングのシンプルな例を図 41 に示します。

表 17. GPO1 値と GPO2 値による LUT 出力

GPO2	GPO1	LUT			
		XOR	NAND	AND	OR
0	0	0	1	0	0
0	1	1	1	0	1
1	0	1	1	0	1
1	1	0	0	1	1




図 41. GPO1 XOR GPO2 の LUT 例

フィールド・カウンタと GPO の制約

1. 使い方に影響するフィールド・カウンタと GPO 信号の既知の制約の一覧を次に示します。
2. フィールド・カウンタ・トリガー(アドレス 0x50) は、各 VD 区間の開始時にセルフリセットされます。このため、このアドレスに対するシーケンシャルな書き込みの間には、1VD 区間が必要です。
3. プロトコルを 1 に設定すると、各フィールドに対するトグルが、プロトコルがアイドルに設定されるまで繰り返されます。

アナログ・フロントエンドの説明と動作




図 42. アナログ・フロント・エンドの機能ブロック図

AD9979 の信号処理チェーンを図 42 に示します。各処理ステップは、生の CCD ピクセル・データから高品質イメージを得るために不可欠です。

DC の再生

CCD 出力信号の大きな DC オフセットを小さくするために、DC 再生回路を外付けの $0.1\mu\text{F}$ の直列カップリング・コンデンサと組み合わせて使います。この回路は CCD 信号の DC レベルを約 1.2V に再生して、AD9979 の 1.8V のコア電源電圧と互換性を持つようにします。DC 再生スイッチは SHP サンプル・パルス時間アクティブになります。

オプションの PBLK 信号を使って大きな信号振幅を CCD 入力からアイソレーションするときは、DC 再生回路をディスエーブルすることができます(アナログ・プリブランキングのセクション参照)。アドレス $0x00$ のビット 6 により、PBLK インターバルで DC 再生をアクティブにするか否かが制御されます(表 24 参照)。

アナログ・プリブランキング

CCD ブランキング・インターバルまたはサブストレート・クロック・インターバルで、AD9979 への CCD 入力信号振幅が推奨入力範囲を超えて大きくなる場合があります。PBLK 信号を使って、大きな信号振幅から CDS 入力をアイソレーションすることができます。図 42 に示すように、PBLK がアクティブのとき(ロー・レベル)、CDS 入力が CCDIN_x ピンからアイソレーションされ(S1 がオープン)、内部でグラウンドに短絡されます(S2 がクローズ)。

PBLK のアクティブ時に、すべてゼロ出力または設定されているクランプ・レベルとなるように ADC 出力を設定することができます。

PBLK の間 CDS 入力が短絡されるので、PBLK パルスと同じアクティブ時間中に CLPOB パルスを使えないことに注意してください。

関連ダブル・サンプリング(CDS)

CDS 回路は各 CCD ピクセルを 2 回サンプルしてビデオ情報を取り出し、低周波数ノイズを除去します。図 19 に示すタイミング図に、内部で発生された 2 個の CDS クロック(SHP と SHD)を使って、それぞれリファレンス・レベルと CCD 信号レベルをサンプルする方法を示します。SHP と SHD のサンプリング・エッジの配置は、アドレス $0x36$ にある SHPLOC レジスタと SHDLOC レジスタにより指定されます。これら 2 クロック信号の配置は、CCD から最適な性能を取り出すために重要です。

CDS ゲインは 4 ステップで可変であり、CDSGAIN (アドレス $0x04$)を使って、 -3dB 、 0dB (デフォルト)、 $+3\text{dB}$ 、 $+6\text{dB}$ に設定されます(表 24 参照)。 $+3\text{dB}$ と $+6\text{dB}$ の設定を使うとノイズ性能が向上しますが、これらの設定では入力範囲が小さくなります(表 4 参照)。

入力構成

CDS回路は各 CCD ピクセルを 2 回サンプルしてビデオ情報を取り出し、低周波数ノイズを除去します(図 43 参照)。CDS では反転 CDS モード、非反転 CDS モード、SHA モードの 3 種類の構成が可能です。CDSMODE(アドレス 0x00[9:8])を使って、使用する構成を選択します(表 24 参照)。





図 43.CDS のブロック図(概念図)

反転 CDS モード

この構成では、CCDからの信号が CDS システム (CCDINP)の正入力に入力され、負側(CCDINM)はグラウンドに接続されます(図 44 参照)。この構成の CDSMODE 設定値は 0x00 です。従来型 CCD アプリケーションでは、AD9979 の DC 再生回路を使って AVDD 電源レベルより低い約 1.5 V にリセット・レベルを設定して、この構成を使います。最大サチレーション・レベルは、リセット・レベルより 1.0 V 下になります(図 45 と表 18 参照)。1.4 V の最大サチレーション電圧は、CDS の最小ゲイン設定を使って実現することもできます。



NOTES
1. COUPLING CAPACITOR IS NOT REQUIRED FOR CERTAIN BLACK-LEVEL REFERENCE VOLTAGES.

図 44.シングル入力の CDS 構成




図 45.従来型の反転 CDS 信号

表 18.反転電圧レベル

Signal Level	Symbol	Min	Typ	Max	Unit
Saturation	V_{FS}		1000	1400	mV
Reset	V_{RST}	$V_{DD} - 500$	$V_{DD} - 300$	V_{DD}	mV
Supply Voltage	V_{DD}	1600	1800	2000	mV

非反転 CDS モード

非反転入力が必要な場合は、リセット・レベル信号(すなわち黒レベル信号)をグラウンド電位より高い電圧に設定します。サチレーション・レベル(すなわち白レベル)は約 1 V です。サンプルは各信号レベルで取得されます(図 46 と表 19 参照)。




図 46.非反転 CDS 信号

表 19.非反転電圧レベル

Signal Level	Symbol	Min	Typ	Max	Unit
Saturation	V_{FS}		1000	1400	mV
Reset	V_{RST}	0	250	500	mV

SHA モード—差動入力構成

差動入力のサンプル・アンド・ホールド・アンプ(SHA)を使用するこの構成では、信号は CCDINP 入力に加えられ、その反転信号が同時に CCDINM 入力に加えられます(図 47 参照)。サンプリングは両信号に同時に行われ、アンプと ADC に対して差動信号が出力されます(図 48 と表 20 参照)。




図 47. SHA モード—差動入力構成




図 48. SHA モード—差動入力信号


表 20. SHA モード—差動電圧レベル

Signal Level	Symbol	Min	Typ	Max	Unit
Black Signal Level	V_{BLK}		0		mV
Saturation Signal Level	V_{FS}	1000	$V_{DD} - 300$	1400	mV
Minimum Signal Level	V_{MIN}	0	1800		mV

SHA モード—DC 結合シングルエンド入力

SHA モードは、シングルエンド形式でも使用することができます。イメージ・センサーからの信号は、シングル入力 CCDINP を使って CDS/SHA に入力されます。この構成は差動構成と同じですが、CCDINM ラインが固定 DC 電圧に接続される点が異なります。この接続によりリファレンス・レベルが設定され、イメージ・センサーのリファレンス電圧と一致しています(図 49 参照)。

図 50 と表 21 では、CCDINM 信号がグラウンド電位より高いレベルの固定 DC 電圧に設定されています。センサー信号は他の入力に加えられ、サンプルは最小信号と最大信号のポイントで取得されます。得られる差動信号は、信号とリファレンス電圧との差になります。



NOTES
1. DC VOLTAGE ABOVE GROUND CAN BE USED TO MATCH THE SENSOR REFERENCE LEVEL.

図 49. SHA モード—DC 結合のシングルエンド入力構成




図 50. SHA モード—DC 結合のシングルエンド入力信号

表 21. SHA モード—シングルエンド入力電圧レベル

Signal Level	Symbol	Min	Typ	Max	Unit
Black Signal Level	V_{BLK}		0		mV
Saturation Signal Level	V_{FS}		1000	1400	mV
Minimum Signal Level	V_{MIN}	0			mV

CDS のタイミング制御

図 19 に示すタイミング図に、内部で発生された 2 個の CDS クロック(SHP と SHD)を使って、それぞれリファレンス・レベルと CCD 信号のデータ・レベルをサンプルする方法を示します。SHP と SHD のサンプリング・エッジの配置は、アドレス 0x36 にある SHPLOC レジスタと SHDLOC レジスタにより指定されます。これら 2 クロック信号の配置は、CCD から最適な性能を取り出すために重要です。

SHA のタイミング制御

SHA モードを選択すると、入力信号のサンプルに SHPLOC 設定値のみが使われますが、それでも SHDLOC 信号のエッジ設定値を SHPLOC + 32 にする必要があります。

可変ゲイン・アンプ(VGA)

VGA ステージは約 6 dB~42 dB のゲイン範囲を提供し、シリアル・デジタル・インターフェースを介して 10 ビット分解能で設定することができます。1 V の入力信号と 2 V の ADC フル・スケール範囲を一致させるためには 6 dB のゲインが必要です。1 V のフル・スケール・システムと比べると、等価なゲイン範囲は 0 dB~36 dB になります。

VGA ゲイン・カーブは、dB 表示で直線になります。正確な VGA ゲインは、与えられたゲイン・レジスタ値に対して次式を使って計算することができます。

$$\text{ゲイン(dB)} = (0.0358 \times \text{コード}) + 5.75 \text{ dB}$$

ここで、コードは 0~1023 の範囲。




図 51.VGA ゲイン・カーブ

A/D コンバータ

AD9979 は、高速と低消費電力向けに最適化された高性能 ADC アーキテクチャを使っています。微分非直線性 (DNL)性能の typ 値は、0.5 LSB より優れています。ADC は 2 V の入力範囲を使っています(AD9979 の直線性とノイズ性能の typ 値については、図 5 と図 7 参照)

光学黒クランプ

光学黒クランプ・ループはシグナル・チェーン内の残留オフセットを除去するために使い、CCD の黒レベルにおける低周波変動に追従します。各ライン上の光学黒(シールド)ピクセル区間で、クランプ・レベル・レジスタを使ってユーザーが選択した固定の黒レベル・リファレンスと ADC 出力が比較されます。値は、256 ステップで 0 LSB ~255 LSB に設定することができます。得られた誤差信号はフィルタされてノイズが除去されて、補正値が DAC を介して ADC 入力に加えられます。通常、光学黒クランプ・ループは水平ライン当たり 1 回ターンオンされますが、このループは特定のアプリケーションに合わせるためさらに低速で更新することができます。ポスト処理で外部デジタル・クランピングを使う場合、CLAMPENABLE (アドレス 0x00 のビット 3)を使って AD9979 の光学黒クランピングをディスエーブルすることができます。ループがディスエーブルされても、クランプ・レベル・レジスタを使って固定オフセット調整を行うことができます。

CLPOB ループがディスエーブルされると、高い VGA ゲイン設定ではダイナミックレンジが減少することに注意してください。これは、信号パス内の補正されていないオフセットが増幅されるためです。

CLPOB パルスと CCD 光学黒ピクセルを一致させることが推奨されます。CLPOB パルスは、少なくとも 20 ピクセル幅継続させることをお勧めします。これより短いパルス幅も使用することはできますが、黒レベルにおける低周波変動追従機能が低下します。タイミングについては、水平クランピングとブランキングのセクションを参照してください。

デジタル・データ出力

図 42 に示すように、AD9979 のデジタル出力データは、DOUTPHASEx 値を使ってラッチされます(出力データ・タイミングは図 20 に示します)。データ出力のスイッチングにより、ノイズがアナログ信号パスに再混入することがあります。デフォルトのレジスタ設定値を使った際にスイッチング・ノイズを小さくするためには、DOUTPHASEPx に 15~31 の値を設定することが推奨されます。その他の設定値では良い結果を得ることができませんが、実験が必要です。

データ出力コーディングはストレート・バイナリですが、アドレス 0x01 のビット 2 に 1 を設定して、コーディングをグレイ・コーディングに変えることができます。

アプリケーション情報

推奨パワーアップ・シーケンス

AD9979 のパワーアップ時に、次のシーケンスが推奨されます(各ステップについては図 52 参照)。

1. AD9979 の電源をターンオンし、CLI クロックを入力します。各電源の立ち上げには順序制限はありません。
2. AD9979 はパワーオン・リセットを内蔵していますが、内部レジスタのソフトウェア・リセットが推奨されます。SW_RST (アドレス 0x10、ビット[0])に 1 を書き込むと、すべての内部レジスタがデフォルト値にリセットされます。このビットはセルフクリアであるため、自動的に 0 に戻ります。
3. 所望のレジスタに書き込みを行い、高速タイミングと水平タイミングを設定します。レジスタ・マップに記載するように、すべての TESTMODE レジスタに書き込みを行う必要があることに注意してください。

4. デバイスを通常の消費電力動作に設定するときは、STANDBY (アドレス 0x00、ビット[1:0])と REFBUF_PWRDN (アドレス 0x00、ビット 2)に 0 を書き込みます。
5. TGCORE_RST (アドレス 0x14、ビット 0)に 1 を書き込み、Precision Timing コアをリセットします。これにより、内部タイミング・コアの動作が開始されます。
6. OUT_CONTROL (アドレス 0x11、ビット 0)に 1 を書き込みます。

VD/HD の次の立ち下がりエッジにより、すべてのクロック出力をイネーブルする OUT_CONTROL (アドレス 0x11、ビット[0])などのレジスタを更新できるようになります。




図 52. 推奨パワーアップ・シーケンス


パワーアップのレジスタ設定例

次の設定は基本動作に使用することができます。Hパターンと1個のフィールドのみには、1個のCLPOBパルスが使用されます。必要に応じて、さまざまなCLPOBトグル・ポジションと組み合わせてHPATSとFIELDSを追加することができます。

```

010    0000001    //Software Reset
028    0000001    //total number of H-Pattern groups = 1
800    0064000    //HPAT0 HBLKTOG01, TOG02 settings
801    3fffffff    //unused HBLK Odd toggles set to zero or max value
802    3fffffff    //unused HBLK Odd toggles set to zero or max value
803    0064000    //HPAT0 HBLKTOGE1, TOGE2 settings
804    3fffffff    //unused HBLK Even toggles set to zero or max value
805    3fffffff    //unused HBLK Even toggles set to zero or max value
806    0000000    //HBLK StartA, B are not used
807    0000000    //HBLK StartC is not used
808    0000000    //HBLK Alternation Patterns are not used
809    0000000    //HBLKLEN, HBLKREP not used, HBLK masking pol = 0
80a    0000000    //HBLKSTART, END not used
80b    0000000    //Test, set to zero
80c    00dc05a    //CLPOB pat 0 toggles
80d    3fffffff    //CLPOB pat 1 toggles not used, set to max
80e    3fffffff    //PBLK pat 0 toggles not used, set to max
80f    3fffffff    //PBLK pat 1 toggles not used, set to max
810    1000000    //FIELD0 SCP0, SCP1
811    1000800    //SCP2, SCP3 set same as SCP1
812    1000800    //SCP4, SCP5 set same as SCP1
813    1000800    //SCP6, SCP7 set same as SCP1
814    0000800    //SCP8 set same as SCP1
815    0000000    //Select HPAT0 for all regions
816    0000000    //Select HPAT0 for all regions
817    0000000    //Test, set to zero
818    0000001    //CLPOB start polarity = HIGH
819    1000800    //CLPOB masking set to highest SCP value (no mask)
81a    1000800    //CLPOB masking set to highest SCP value (no mask)
81b    1000800    //CLPOB masking set to highest SCP value (no mask)
81c    0000001    //PBLK start polarity = HIGH
81d    1000800    //PBLK masking set to highest SCP value (no mask)
81e    0000000    //PBLK masking set to highest SCP value (no mask)
81f    0000000    //PBLK masking set to highest SCP value (no mask)
02a    0000001    //total number of Fields = 1
02b    0000000    //field select = FIELD0
02c    0000000    //field select = FIELD0
000    0000008    //AFE settings
014    0000001    //reset TGCORE
011    0000001    //enable outputs

```



NOTES

- EXTERNAL HD FALLING EDGE IS LATCHED BY CLI RISING EDGE, THEN LATCHED AGAIN BY SHPLOC (INTERNAL SAMPLING EDGE).
- INTERNAL H-COUNTER IS ALWAYS RESET 11.5 CLOCK CYCLES AFTER THE INTERNAL HD FALLING EDGE, AT SHDLOC (INTERNAL SAMPLING EDGE).
- DEPENDING ON THE VALUE OF SHDLOC, H-COUNTER RESET CAN OCCUR 13 OR 14 CLI CLOCK EDGES AFTER THE EXTERNAL HD FALLING EDGE.
- SHPLOC = 32, SHDLOC = 0 IS SHOWN IN ABOVE EXAMPLE. IN THIS CASE, THE H-COUNTER RESET OCCURS 13 CLI RISING EDGES AFTER HD FALLING EDGE.
- HD FALLING EDGE MUST OCCUR COINCIDENT WITH VD FALLING EDGE (WITHIN SAME CLI CYCLE) OR AFTER VD FALLING EDGE. HD FALLING EDGE MUST NOT OCCUR WITHIN 1 CLI CYCLES IMMEDIATELY BEFORE VD FALLING EDGE.

00957-005

図 53.水平カウンタのパイプライン遅延

その他の制約事項

動作時、次の制約事項に注意してください。

- HD の立ち下がりエッジは、VD の立ち下がりエッジと同じ CLI クロック・サイクル内にあるか、または VD の立ち下がりエッジの後ろにある必要があります。HD の立ち下がりエッジは、VD の立ち下がりエッジより前の 1 サイクル以内にあることはできません。
- 可能な場合には、VD と HD をディスエーブルして、すべてのスタートアップ・シリアル書き込みを実行してください。これにより、すべての情報がロードされる前にレジスタの一部が更新されることから発生する予期しない動作が防止されます。

内部水平カウンタは、HD の立ち下がりエッジの 12 CLI サイクル後にリセットされます。内部カウンタのリセットの詳細については、図 53 を参照してください。

スタンバイ・モード動作

AD9979 には、特定のアプリケーションで全体の消費電力を最適化する 2 つのスタンバイ・モードがあります。アドレス 0x00 のビット[1:0]により、デバイスのパワーダウン状態が制御されます。

- STANDBY[1:0] = 00 = 通常動作(フル・パワー)
- STANDBY[1:0] = 01 = リファレンス・スタンバイ・モード
- STANDBY[1:0] = 10 または 11 = 総合シャットダウン・モード(最小消費電力)

表 22 に、各パワーダウン・モードの動作をまとめます。OUT_CONTROL (アドレス 0x11、ビット[0])は、デジタル出力状態の指定ではリファレンス・スタンバイ・モードより高い優先順位を持ちますが、総合シャットダウン・モードは OUT_CONTROL より高い優先順位を持ちます。総合シャットダウン・モードでは最小の消費電力になります。総合シャットダウン・モードから通常動作へ戻ったとき、STANDBY (アドレス 0x00、ビット[1:0])が書き込まれてから少なくとも 100 μs 後にタイミング・コアをリセットする必要があります。

内部リファレンス電圧バッファを独立にディスエーブルする追加レジスタ REFBUF_PWRDN (アドレス 0x00、ビット 2)があります。デフォルトでは、このバッファはディスエーブルされています。通常動作ではこのバッファをイネーブルする必要があります。

CLI 周波数の変更

入力クロック (CLI) が中断した場合または別の周波数に変化した場合には、タイミング・コアをリセットする必要があります。CLI クロックが新しい周波数に安定した後、または前の周波数が戻った後に、TG CORE_RST (アドレス 0x14)に 0 を書き込み、その後 1 を書き込みます。これにより、正常なタイミング・コア動作が保証されます。

表 22.スタンバイ・モード動作

I/O Block	Total Shutdown (Default) ^{1,2}	OUT_CONTROL = Low ²	Reference Standby
AFE	Off	No change	Only REFT, REF B on
Timing Core	Off	No change	On
H1	High-Z	Low	Low (4.3 mA)
H2	High-Z	High	High (4.3 mA)
H3	High-Z	Low	Low (4.3 mA)
H4	High-Z	High	High (4.3 mA)
HL	High-Z	Low	Low (4.3 mA)
RG	High-Z	Low	Low (4.3 mA)
DOUT	Low ³	Low	Low

¹ 総合シャットダウン・モードを終了するときは、STANDBY (アドレス 0x00、ビット[1:0])に 00 を書き込み、次に安定するのを待って 100 μs 後にタイミング・コアをリセットする必要があります。

² 出力極性の指定では、OUT_CONTROL より総合シャットダウン・モードが優先します。

³ DOUT ピンの状態はパワーアップ時不定です。パワーアップ・シーケンス完了後の総合シャットダウン・モードではロー状態が保証されます。

回路構成

AD9979 の推奨回路構成を図 54 と図 55 に示します。AD9979 で優れた画像品質を実現するためには、PCB レイアウトに注意が必要です。すべての信号を低ノイズ性能を維持するように配線します。CCD 出力信号は 0.1 μF のコンデンサを介してピン 31 へ直接接続します。CCDINM、CCDINP、REFT、REFB の各信号との干渉を小さくするため、マスター・クロック (CLI) を注意深くピン 28 まで配線します。

H1~H4、HL、RG の各パターンは、信号の大きな歪みを避けるため低インダクタンスにする必要があります。CCD の容量負荷から大きな過渡電流が H1~H4 と HL に流れるため、太いパターンにすることが推奨されます。可能な場合、AD9979 を CCD の近くに配置すると、これらのラインのインダクタンスを小さくすることができます。常に、AD9979 から CCD への配線パスは可能な限り真っ直ぐにします。

3 V システムとの互換性

AD9979 の 3 V システムへの一般的な回路接続を図 54 に示します。このアプリケーションでは、外部 3.3 V 電源を AD9979 の IOVDD 入力に接続して使い、これを LDO 入力としても使います。LDO は、AD9979 のコア電源電圧 (AVDD と DVDD) の 1.8 V 出力を発生します。そうすると、LDOOUT ピンを AVDD ピンと DVDD ピンに直接接続することができます。この構成では、LDOEN ピンをハイ・レベルに固定して LDO をイネーブルします。

あるいは、別の 1.8 V 安定化電源電圧を AVDD ピンと DVDD ピンに接続することもできます。この場合、LDOOUT ピンは解放のままにし、LDOEN ピンはグラウンドに接続します。1.8 V システムの一般的な回路構成を図 55 に示します。

グラウンド接続とデカップリングの推奨事項

図 54 と図 55 に示すように、AD9979 にはシングル・グラウンド・プレーンが推奨されます。このグラウンド・プレーンは特に P タイプ、AI タイプ、A タイプの各ピンの周囲ではできるだけ連続にして、電源ピンとバイパス・ピンの間および対応するグラウンド・ピンで、すべてのアナログ・デカップリング・コンデンサが最小のインピーダンス・パスを持つようにする必要があります。すべての高周波デカップリング・コンデンサは、パッケージ・ピンのできるだけ近くに配置する必要があります。

すべての電源ピンは、高品質の高周波数チップ・コンデンサを使ってグラウンドにデカップリングする必要があります。各個別ピンには必要ありませんが、4.7 μF 以上のバイパス・コンデンサを各メイン電源 (AVDD、RGVDD、HVDD、DRVDD) に接続する必要があります。多くのアプリケーションで、RGVDD と HVDD の間で電源を共用することは容易ですが、これは個別電源ピンが別々にバイパスされている場合にのみ可能です。別の 3 V 電源を DRVDD に使うこともできますが、この電源ピンもチップの他の部分と同様に、同じグラウンド・プレーンにデカップリングする必要があります。DRVSS に対しては別のグラウンドの使用が推奨されます。

リファレンス・バイパス・ピン (REFT、REFB) は、それぞれのピンの近くのグラウンドへデカップリングする必要があります。40 MHz を超えるピクセル・レートでは、REFT と REFB の間にブリッジ・コンデンサが推奨されます。アナログ入力コンデンサ (CCDIN、CCDINP) もピンの近くに配置する必要があります。

GND 接続は、PCB 上の最小インピーダンスのグラウンド・プレーンへ接続する必要があります。これらの GND 接続の幾つかを配線のために未接続のままにしても、性能は低下しません。




图 54. 一般的な 3 V 回路構成




图 55. 一般的な 1.8 V 回路構成

3 線式シリアル・インターフェースのタイミング

AD9979 のすべての内部レジスタは 3 線式シリアル・インターフェースを介してアクセスされます。各レジスタは、12 ビット・アドレスと 28 ビット・データ・ワードで構成されています。12 ビット・アドレスと 28 ビット・データ・ワードは、LSB ファーストで書き込まれます。各レジスタへ書き込むときは、40 ビット動作が必要です(図 56 参照)。多くのレジスタ幅は 28 ビットより短いですが、28 ビットすべてを各レジスタに書き込む必要があります。たとえば、レジスタ幅が 20 ビットの場合、上位 8 ビットは無視され、シリアル書き込み動作ではゼロが埋めこまれる必要があります。28 ビットより短いデータ・ビットが書き込まれると、レジスタは新しいデータで更新されません。

図 57 に、AD9979 のアドレス自動インクリメント機能を使ったレジスタへの効率良い書き込み方法を示します。この方法を使うと、最下位の所望アドレスに先に書き込みを行い、次に複数の 28 ビット・データ・ワードを書き込みます。各新しい 28 ビット・データ・ワードが自動的に次の上位レジスタ・アドレスに書き込まれます。各 12 ビット・アドレスに対する書き込みを不要にすることにより、レジスタ・ロードを高速化します。連続書き込み動作を使って、任意のレジスタ・ロケーションから開始することができます。




図 56. シリアル書き込み動作




図 57. 連続シリアル書き込み動作

内部レジスタのレイアウト


AD9979 のアドレス空間は 2 つのレジスタ領域に分割されています(図 58 参照)。最初の領域には、アドレス 0x000～アドレス 0x7FF に、AFE のレジスタ、その他の機能、VD/HD パラメータ、入力/出力制御、モード制御、タイミング・コア、テスト、更新制御機能が配置されています。アドレス空間の 2 番目の領域はアドレス 0x800 から開始され、H パターン・グループとフィールドのレジスタから構成されています。これはレジスタ空間の設定可能なセットであり、特定のデザインで使用する H パターン・グループ数とフィールド数をユーザが決定することができます。AD9979 は最大 32 個の H パターンをサポートします。

レジスタ 0x28 を使って、H パターン・グループの合計数を指定します。H パターン・グループ・レジスタの開始アドレスは常に 0x800 であり、フィールド・レジスタの開始アドレスは H パターン・グループ数で決定され、 $0x800 + H \text{ パターン・グループ数} \times 16$ になります。各 H パターン・グループとフィールドは 16 レジスタ・アドレスを占有します。

H パターン・グループ・レジスタとフィールド・レジスタは常にアドレスの連続ブロックを占有しなければならないことに注意してください。

図 59 に、3 個の H パターン・グループと 2 個のフィールドを使用する例を示します。H パターン・グループの開始アドレスは常に 0x800 です。HPATNUM が 3 に設定されているため、H パターン・グループは 48 個のアドレス・ロケーションを占有します(16 レジスタ×3 H パターン・グループ)。この例のフィールド・レジスタの開始アドレスは 0x830 です。すなわち、 $0x800 + 48$ (10 進)です。10 進値は 16 進値に変換した後に 0x800 に加算する必要があります。

AD9979 のアドレス空間には多くの未使用アドレスがあります。アドレス 0x00～アドレス 0xFF の未定義アドレスには書き込みを行わないでください。書き込みを行うと、AD9979 の動作が異常になることがあります。連続レジスタ書き込みを行うときは、未定義レジスタへの書き込みを行わないように注意してください。



NOTES

1. THE H-PATTERN GROUP AND FIELD REGISTERS MUST OCCUPY A CONTINUOUS BLOCK OF ADDRESSES.

図 58. AD9979 レジスタのレイアウト




図 59. レジスタ設定例

新しいレジスタ値の更新

AD9979 の内部レジスタは、レジスタに応じてさまざまなタイミングで更新されます。表 23 に、3 種類のレジスタ更新をまとめます。このレジスタ一覧表には、更新タイプで各レジスタの更新タイミングを示した列も記載してあります(表 24～表 34 参照)。

SCK による更新(SCK)

幾つかのレジスタは、28 番目のデータ・ビット(D27)が書き込まれると直ちに更新されます。これらのレジスタは、パワーアップ機能やリセット機能のように次の VD 境界でのゲーティングが不要な機能に使われます。

VD による更新(VD)

多くのレジスタは、次の VD 立ち下がりエッジで更新されます。次の VD エッジでこれらの値を更新することにより、現在のフィールドが壊されずに新しいレジスタ値が次のフィールドに適用されます。VD による更新は、VD 更新レジスタに対する更新をフィールド内の任意の HD ラインまで遅延させる UPDATE (アドレス 0x17、ビット[12:0])を使って、VD 立ち下がりエッジを過ぎてさらに遅延させることができます。フィールド・レジスタは UPDATE から影響を受けないことに注意してください。

SCP による更新(SCP)

すべての H パターン・グループ・レジスタは、レジスタが使用されている次の SCP で更新されます。

表 23. レジスタ更新位置

Update Type	Description
SCK	Register is immediately updated when the 28th data bit (D27) is clocked in.
VD	Register is updated at the VD falling edge. VD-updated registers can be delayed further, using UPDATE (Address 0x17, Bits[12:0]). Field registers are not affected by UPDATE.
SCP	Register is updated at the next SCP in which the register is used.

全レジスタの一覧

すべてのアドレス値とデフォルト値は 16 進で表します。アドレスのデータ・ビットが 28 ビットより短い場合には、残りの全ビットに 0 を書き込む必要があります。

表 24.AFE レジスタ

Address	Data Bit Content	Default Value	Update Type	Name	Description
00	[1:0] [2] [3] [5:4] [6] [7] [9:8] [16:10] [27:17]	3 1 1 0 0 0 0	SCK	STANDBY REFBUF_PWRDN CLAMPENABLE TESTMODE PBLK_LVL DCBYP CDSMODE TESTMODE Unused	Standby modes. 0 = normal operation (full power). 1 = reference standby mode. 2 = total shutdown mode (lowest power). 3 = total shutdown mode (lowest power). Reference buffer for REFT and REFB power control. 0 = REFT/REFB internally driven. 1 = REFT/REFB not driven. Clamp enable control. 0 = disable black clamp. 1 = enable black clamp. Test operation only. Set to 0. PBLK level control. 0 = blank to 0. 1 = blank to clamp level. DC restore circuit control. 0 = enable dc restore circuit during PBLK. 1 = bypass dc restore circuit during PBLK. CDS operation. 0 = normal (inverting) CDS mode. 1 = sample/hold amplifier (SHA) mode. 2 = positive (noninverting) CDS mode. 3 = invalid. Do not use. Test operation only. Set to 0. Set unused bits to 0.
01	[1:0] [2] [3] [4] [27:5]	0 0 0 1	SCK	TESTMODE GRAYENCODE TESTMODE TESTMODE Unused	Test operation only. Set to 0. Gray coding ADC outputs. 0 = disable. 1 = enable. Test operation only. Set to 0. Test operation only. Set to 0. Set unused bits to 0.
02	[0] [27:1]	0		TESTMODE Unused	Test operation only. Set to 0. Set unused bits to 0.
03	[23:0] [27:24]	FFFFFF		TESTMODE Unused	Test operation only. Set to FFFFFFFF. Set unused bits to 0.
04	[1:0] [27:2]	1	VD	CDSGAIN Unused	CDS gain setting. 0 = -3 dB. 1 = 0 dB (default). 2 = +3 dB. 3 = +6 dB. Set unused bits to 0.
05	[9:0] [27:10]	F	VD	VGAGAIN Unused	VGA gain. 6 dB to 42 dB in 0.035 dB per step. Set unused bits to 0.
06	[9:0] [27:10]	1EC	VD	CLAMPLEVEL Unused	Optical black clamp level; 0 LSB to 1023 LSB (1 LSB per step). Set unused bits to 0.

Address	Data Bit Content	Default Value	Update Type	Name	Description
07	[27:0]	0		TESTMODE	Test operation only. Set to 0.
08	[27:0]	0		TESTMODE	Test operation only. Set to 0.
09	[27:0]	0		TESTMODE	Test operation only. Set to 0.
0A	[27:0]	0		TESTMODE	Test operation only. Set to 0.
0B	[27:0]	0		TESTMODE	Test operation only. Set to 0.
0C	[27:0]	0		TESTMODE	Test operation only. Set to 0.
0D	[0]	0	VD	CLIDIVIDE	CLI divide. 1 = divide CLI input frequency by 2.
	[3:1]	0		TESTMODE	Test operation only. Set to 0.
	[27:4]			Unused	Set unused bits to 0.
0E	[27:0]			Unused	Set unused register to 0, if accessed.
0F	[27:0]			Unused	Set unused register to 0, if accessed.

表 25. その他のレジスタ

Address	Data Bit Content	Default Value	Update Type	Name	Description
10	[0]	0	SCK	SW_RST	Software reset. Bit self-clears to 0 when a reset occurs. 1 = reset Address 0x00 to Address 0xFF to default values.
	[27:1]			Unused	Set unused bits to 0.
11	[0]	0	VD	OUT_CONTROL	Output control. 0 = make all outputs dc inactive. 1 = enable outputs at next VD edge.
	[27:1]			Unused	Set unused bits to 0.
12	[1:0]	0		TESTMODE	Test operation only. Set to 0.
	[27:2]			Unused	Set unused bits to 0.
13	[0]	0		TESTMODE	Test operation only. Set to 0.
	[27:1]			Unused	Set unused bits to 0.
14	[0]	0	SCK	TGCORE_RST	Timing core reset bar. 0 = hold in reset. 1 = resume operation.
	[27:1]			Unused	Set unused bits to 0.
15	[0]	0	SCK	CLI_BIAS	Enable bias for CLI input (see Figure 9). 0 = disable bias (CLI input is dc-coupled). 1 = enable bias (CLI input is ac-coupled).
	[27:1]			Unused	Set unused bits to 0.
16	[0]	0		TESTMODE	Test operation only. Set to 0.
	[27:1]			Unused	Set unused bits to 0.
17	[12:0]	0	SCK	UPDATE	Serial interface update line. Sets the line (HD) within the field to update the VD-updated registers. Disabled when PREVENTUP = 1.
	[13]	0		PREVENTUP	Prevents normal update of VD-updated registers. 0 = normal update at VD. 1 = prevent update of VD-updated registers.
	[27:14]			Unused	Set unused bits to 0.
18	[27:0]	0		TESTMODE	Test operation only. Set to 0.
19	[27:0]	0		TESTMODE	Test operation only. Set to 0.
1A to 1F	[27:0]			Unused	Set unused registers to 0.

表 26.VD/HD レジスタ

Address	Data Bit Content	Default Value	Update Type	Name	Description
20	[0] [27:1]	0		TESTMODE Unused	Test operation only. Set to 0. Set unused bits to 0.
21	[0] [2:1] [27:3]	0 0	SCK	VDHDPOL TESTMODE Unused	VD/HD active polarity. 0 = active low. 1 = active high. Test operation only. Set to 0. Set unused bits to 0.
22	[27:0]	0		TESTMODE	Test operation only. Set to 0.

表 27.I/O コントロール・レジスタ

Address	Data Bit Content	Default Value	Update Type	Name	Description
23	[0] [1] [2] [3] [4] [7:5] [27:8]	0 0 0 0 0 1	SCK	TESTMODE TESTMODE IO_NVR DATA_NVR TESTMODE HCLKMODE Unused	Test operation only. Set to 0. Test operation only. Set to 0. IOVDD voltage range for VD, HD, SCK, SDATA, and SL. ¹ 0 = 1.8 V. 1 = 3.3 V. DRVDD voltage range. Test operation only. Set to 0. Selects HCLK output configuration (see Table 8). Set unused bits to 0.
24	[27:0]	0		TESTMODE	Test operation only. Set to 0.
25	[27:0]	0		TESTMODE	Test operation only. Set to 0.
26	[27:0]	0		TESTMODE	Test operation only. Set to 0.
27	[27:0]	0		TESTMODE	Test operation only. Set to 0.

¹ 入力/出力は 3 V に対応しているため、スタートアップ時に 1.8 V より高い入力があっても問題ありませんが、1.8 V より高い電源を使う場合には、初期化時にこのレジスタに 1 を設定する必要があります。

表 28.モード・コントロール・レジスタ

Address	Data Bit Content	Default Value	Update Type	Name	Description
28	[4:0] [27:5]	0	VD	HPATNUM Unused	Total number of H-pattern groups. Set unused bits to 0.
29	[27:0]			Unused	Set unused register to 0, if accessed.
2A	[2:0] [27:3]	0	VD	FIELDNUM Unused	Total number of fields (set to 1 for single-field operation). Set unused bits to 0.
2B	[4:0] [9:5] [14:10] [19:15] [24:20] [27:25]	0 0 0 0 0	VD	FIELD_SEL1 FIELD_SEL2 FIELD_SEL3 FIELD_SEL4 FIELD_SEL5 Unused	Selected first field. Selected second field. Selected third field. Selected fourth field. Selected fifth field. Set unused bits to 0.
2C	[4:0] [9:5] [27:10]	0 0	VD	FIELD_SEL6 FIELD_SEL7 Unused	Selected sixth field. Selected seventh field. Set unused bits to 0.
2D	[27:0]			Unused	Set unused register to 0, if accessed.
2E	[27:0]			Unused	Set unused register to 0, if accessed.
2F	[27:0]			Unused	Set unused register to 0, if accessed.

表 29. タイミング・コア・レジスタ

Address	Data Bit Content	Default Value	Update Type	Name	Description	
30	[5:0]	0	SCK	H1POSLOC	H1 rising edge location.	
	[7:6]			Unused	Set unused bits to 0.	
	[13:8]			20	H1NEGLOC	H1 falling edge location.
	[15:14]			0	TESTMODE	Test operation only. Set to 0.
	[16]			1	H1POL	H1 polarity control. 0 = inverse of Figure 19. 1 = no inversion.
	[27:17]			Unused	Set unused bits to 0.	
31	[5:0]	0	SCK	H2POSLOC	H2 rising edge location.	
	[7:6]			Unused	Set unused bits to 0.	
	[13:8]			20	H2NEGLOC	H2 falling edge location.
	[15:14]			0	TESTMODE	Test operation only. Set to 0.
	[16]			1	H2POL	H2 polarity control. 0 = inverse of Figure 19. 1 = no inversion.
	[27:17]			Unused	Set unused bits to 0.	
32	[5:0]	0	SCK	HLPOSLOC	HL rising edge location.	
	[7:6]			Unused	Set unused bits to 0.	
	[13:8]			20	HLNEGLOC	HL falling edge location.
	[15:14]			0	TESTMODE	Test operation only. Set to 0.
	[16]			1	HLPOL	HL polarity control. 0 = inverse of Figure 19. 1 = no inversion.
	[27:17]			Unused	Set unused bits to 0.	
33	[5:0]	0	SCK	RGPOSLOC	RG rising edge location.	
	[7:6]			Unused	Set unused bits to 0.	
	[13:8]			10	RGNEGLOC	RG falling edge location.
	[15:14]			0	TESTMODE	Test operation only. Set to 0.
	[16]			1	RGPOL	RG polarity control. 0 = inverse of Figure 19. 1 = no inversion.
	[27:17]			Unused	Set unused bits to 0.	
34	[0]	0	SCK	H1BLKRETIME	Retime H1 HBLK to internal clock. ¹ 0 = no retime. 1 = enable retime.	
	[1]			H2BLKRETIME	Retime H2 HBLK to internal clock. ^{1,2}	
	[2]			HLBLKRETIME	Retime HL HBLK to internal clock. ^{1,2}	
	[3]			HL_HBLK_EN	Enables HBLK for HL output. 0 = disable. 1 = enable.	
	[7:4]			0	HCLK_WIDTH	Enables wide horizontal clocks during HBLK interval. 0 = disable (see Table 12).
	[27:8]			Unused	Set unused bits to 0.	
35	[2:0]	1	SCK	H1DRV	H1 drive strength. 0 = off. 1 = 4.3 mA. 2 = 8.6 mA. 3 = 12.9 mA. 4 = 17.2 mA. 5 = 21.5 mA. 6 = 25.8 mA. 7 = 30.1 mA.	
	[3]			Unused	Set unused bits to 0.	

Address	Data Bit Content	Default Value	Update Type	Name	Description
	[6:4]	1		H2DRV	H2 drive strength. ³
	[7]			Unused	Set unused bits to 0.
	[10:8]	1		H3DRV	H3 drive strength. ³
	[11]			Unused	Set unused bits to 0.
	[14:12]	1		H4DRV	H4 drive strength. ³
	[15]			Unused	Set unused bits to 0.
	[18:16]	1		HLDRV	HL drive strength. ³
	[19]			Unused	Set unused bits to 0.
	[22:20]	1		RGDRV	RG drive strength. ³
	[27:23]			Unused	Set unused bits to 0.
36	[5:0]	0	SCK	SHDLOC	SHD sampling edge location.
	[11:6]	20		SHPLOC	SHP sampling edge location.
	[17:12]	10		SHPWIDTH	SHP width. Controls input dc restore switch active time.
	[27:18]			Unused	Set unused bits to 0.
37	[5:0]	0	SCK	DOUTPHASEP	DOUT positive edge phase control.
	[11:6]	20		DOUTPHASEN	DOUT negative edge phase control. Set DOUTPHASEN = DOUTPHASEP + 0x20.
	[12]	0		DCLKMODE	0 = DCLK tracks DOUT phase. 1 = DCLK is CLI post-Schmitt trigger and postdivider when CLIDIVIDE = 1.
	[14:13]	2		CLKDATA_SEL	Data output clock selection. 0 = no delay. 1 = ~4 ns. 2 = ~8 ns. 3 = ~12 ns.
	[15]	0		INV_DCLK	0 = no inversion. 1 = invert DCLK to output.
	[27:16]			Unused	Set unused bits to 0.
38	[27:0]			Unused	Set unused register to 0 if accessed.
39	[27:0]			Unused	Set unused register to 0 if accessed.
3A	[27:0]			Unused	Set unused register to 0 if accessed.
3B	[27:0]			Unused	Set unused register to 0 if accessed.
3C	[27:0]			Unused	Set unused register to 0 if accessed.
3D	[27:0]			Unused	Set unused register to 0 if accessed.

¹ 推奨設定はリタイムのイネーブルです。リタイムをイネーブルすると、設定済みの HBLK ポジションに 1 サイクルの遅延が追加されます。

² 設定値オプションについては、アドレス 34、ビット 0 参照。

³ 設定値オプションについては、アドレス 35、ビット [2:0] 参照。

表 30. テスト・レジスタ—アクセス不可

Address	Data Bit Content	Default Value	Update Type	Name	Description
3E	[18:0] [27:19]	4B020		TESTMODE Unused	Test operation only. Set to 4B020. Set unused bits to 0.
3F	[27:0]			Unused	Set unused register to 0, if accessed.
40	[3:0] [9:4] [27:10]	F 0		TESTMODE TESTMODE Unused	Test operation only. Set to F, if accessed. Test operation only. Set to 0. Set unused bits to 0.
41 to 4F	[27:0]			Unused	Set unused registers to 0, if accessed.

表 31. シャッター・レジスタと GPIO レジスタ

Address	Data Bits	Default Value	Update Type	Name	Description
50	[2:0] [27:3]	0	VD	PRIMARY_ACTION Unused	Selects action for primary and secondary counters. 0 = idle (do nothing). Auto-reset on VD. 1 = activate counter. Primary: auto-exposure/read. 2 = RapidShot. Wrap/repeat counter. 3 = ShotTimer. Delay start of count. 4 = test operation only. 5 = test operation only. 6 = test operation only. 7 = force to idle. Set unused bits to 0, if accessed.
51	[3:0] [7:4] [8] [27:9]	0 0 0	VD	PRIMARY_MAX PRIMARY_DELAY TESTMODE Unused	Primary counter maximum value. Number of fields to delay before the next count (exposure) starts. Test operation only. Set to 0. Set unused bits to 0, if accessed.
52	[1:0] [3:2] [5:4] [6] [7] [9:8] [13:10] [27:14]	0 0 0 0 0 0 0	VD	GP1_PROTOCOL GP2_PROTOCOL GP_LINE_MODE GP1_POL GP2_POL GP_LUT_EN GP12_LUT Unused	Selects protocol for general-purpose signal GPO1. 0 = idle. 1 = no counter association. 2 = link to primary. 3 = primary repeat. Selects protocol for general-purpose signal GPO2. ¹ Enables general-purpose output signals on every line. 0 = disable. 1 = enable. GPO1 low/high start polarity. GPO2 low/high start polarity. Use result from LUT or else GPO is unaltered. Bit [8] = GPO1 enable. Bit [9] = GPO2 enable. Two-input LUT results. For example, {GP12_LUT} ← [GPO2:GPO1] {0, 1, 1, 0} = GPO2 XOR GPO1. {1, 1, 1, 0} = GPO2 OR GPO1. {0, 1, 1, 1} = GPO2 NAND GPO1. {1, 0, 0, 0} = GPO2 AND GPO1. Set unused bits to 0, if accessed.

Address	Data Bits	Default Value	Update Type	Name	Description
53	[1:0]	0	VD	GPO_OUTPUT_EN	Enable both GPOs. 0 = both disabled. 3 = both enabled.
	[3:2]	0		SEL_GPO1	Select signal for GPO1 output. 0 = GPO. 1 = CLPOB. 2 = PBLK. 3 = DLL_SIGNAL_GPO.
	[5:4]	0		SEL_GPO2	Select signal for GPO2 output. ²
	[7:6]	0		SEL_HS_GPO1	Select which high speed timing signal is used for GPO1 output. 0 = delayed CLI. 1 = delayed ADC output latch clock. 2 = delayed SHD sample clock. 3 = delayed SHP sample clock.
	[9:8]	0		SEL_HS_GPO2	Select which high speed timing signal is used for GPO2 output. ³
	[10]	0		HBLK_EXT	Enable external HBLK signal to be an input to GPO2.
	[27:11]			Unused	Set unused bits to 0 if accessed.
54	[3:0]	0	VD	GPT1_TOG1_FIELD	General-Purpose Signal 1, first toggle position, field location.
	[12:4]			Unused	Set unused bits to 0 if accessed.
	[25:13]	0		GPT1_TOG1_LINE	General-Purpose Signal 1, first toggle position, line location.
	[27:26]			Unused	Set unused bits to 0 if accessed.
55	[12:0]	0	VD	GPT1_TOG1_PIXEL	General-Purpose Signal 1, first toggle position, pixel location.
	[16:13]	0		GPT1_TOG2_FIELD	General-Purpose Signal 1, second toggle position, field location.
	[27:19]			Unused	Set unused bits to 0 if accessed.
56	[12:0]	0	VD	GPT1_TOG2_LINE	General-Purpose Signal 1, second toggle position, line location.
	[25:13]	0		GPT1_TOG2_PIXEL	General-Purpose Signal 1, second toggle position, pixel location.
	[27:25]			Unused	Set unused bits to 0 if accessed.
57	[3:0]	0	VD	GPT2_TOG1_FIELD	General-Purpose Signal 2, first toggle position, field location.
	[12:4]			Unused	Set unused bits to 0 if accessed.
	[25:13]	0		GPT2_TOG1_LINE	General-Purpose Signal 2, first toggle position, line location.
	[27:26]			Unused	Set unused bits to 0 if accessed.
58	[12:0]	0	VD	GPT2_TOG1_PIXEL	General-Purpose Signal 2, first toggle position, pixel location.
	[16:13]	0		GPT2_TOG2_FIELD	General-Purpose Signal 2, second toggle position, field location.
	[27:19]			Unused	Set unused bits to 0 if accessed.
59	[12:0]	0	VD	GPT2_TOG2_LINE	General-Purpose Signal 2, second toggle position, line location.
	[25:13]	0		GPT2_TOG2_PIXEL	General-Purpose Signal 2, second toggle position, pixel location.
	[27:25]			Unused	Set unused bits to 0 if accessed.
5A to 5F	[27:0]			Unused	Set unused registers to 0 if accessed.

¹ 設定値オプションについては、アドレス 52、ビット[1:0]参照。

² 設定値オプションについては、アドレス 53、ビット[3:2]参照。

³ 設定値オプションについては、アドレス 53、ビット[7:6]参照。

表 32.更新制御レジスタ

Address	Data Bit Content	Default Value	Update Type	Name	Description
60	[15:0]	1803	SCK	AFE_UPDT_SCK	Enable SCK update of AFE registers. Each bit corresponds to one address location. AFE_UPDT_SCK[0] = 1; update Address 0x00 on SCK rising edge. AFE_UPDT_SCK[1] = 1; update Address 0x01 on SCK rising edge. ... AFE_UPDT_SCK[15] = 1; update Address 0x0F on SCK rising edge.
	[27:16]			Unused	Set unused bits to 0, if accessed.
61	[15:0]	E7FC	SCK	AFE_UPDT_VD	Enable VD update of AFE registers. Each bit corresponds to one address location.

Address	Data Bit Content	Default Value	Update Type	Name	Description
	[27:16]			Unused	AFE_UPDT_VD[0] = 1; update Address 0x00 on VD rising edge. AFE_UPDT_VD[1] = 1; update Address 0x01 on VD rising edge. ... AFE_UPDT_VD[15] = 1; update Address 0x0F on VD rising edge. Set unused bits to 0, if accessed.
62	[15:0]	F8FD	SCK	MISC_UPDT_SCK	Enable SCK update of miscellaneous registers. Each bit corresponds to one address location. MISC_UPDT_SCK[0] = 1; update Address 0x10 on SCK rising edge. MISC_UPDT_SCK[1] = 1; update Address 0x11 on SCK rising edge. ... MISC_UPDT_SCK[15] = 1; update Address 0x1F on SCK rising edge. Set unused bits to 0, if accessed.
	[27:16]			Unused	
63	[15:0]	0702	SCK	MISC_UPDT_VD	Enable VD update of miscellaneous registers. Each bit corresponds to one address location. MISC_UPDT_VD[0] = 1; update Address 0x10 on VD rising edge. MISC_UPDT_VD[1] = 1; update Address 0x11 on VD rising edge. ... MISC_UPDT_VD[15] = 1; update Address 0x1F on VD rising edge. Set unused bits to 0, if accessed.
	[27:16]			Unused	
64	[15:0]	FFF9	SCK	VDHD_UPDT_SCK	Enable SCK update of VDHD registers. Each bit corresponds to one address location. VDHD_UPDT_SCK[0] = 1; update Address 0x20 on SCK rising edge. VDHD_UPDT_SCK[1] = 1; update Address 0x21 on SCK rising edge. ... VDHD_UPDT_SCK[15] = 1; update Address 0x22 on SCK rising edge. Set unused bits to 0, if accessed.
	[27:16]			Unused	
65	[15:0]	0006	SCK	VDHD_UPDT_VD	Enable VD update of VDHD registers. Each bit corresponds to one address location. VDHD_UPDT_SCK[0] = 1; update Address 0x20 on VD rising edge. VDHD_UPDT_SCK[1] = 1; update Address 0x21 on VD rising edge. ... VDHD_UPDT_SCK[15] = 1; update Address 0x22 on VD rising edge. Set unused bits to 0, if accessed.
	[27:16]			Unused	
66	[15:0]	FFFF	SCK	TGCORE_UPDT_SCK	Enable SCK update of timing core registers. Each bit corresponds to one address location. TGCORE_UPDT_SCK[0] = 1; update Address 0x30 on SCK rising edge. TGCORE_UPDT_SCK[1] = 1; update Address 0x31 on SCK rising edge. ... TGCORE_UPDT_SCK[15] = 1; update Address 0x37 on SCK rising edge. Set unused bits to 0, if accessed.
	[27:16]			Unused	
67	[15:0]	0000	SCK	TGCORE_UPDT_VD	Enable VD update of timing core registers. Each bit corresponds to one address location. TGCORE_UPDT_VD[0] = 1; update Address 0x30 on VD rising edge. TGCORE_UPDT_VD[1] = 1; update Address 0x31 on VD rising edge. ... TGCORE_UPDT_VD[15] = 1; update Address 0x37 on VD rising edge. Set unused bits to 0, if accessed.
	[27:16]			Unused	
68 to 72	[27:0]			Unused	Set unused registers to 0, if accessed.

表 33.HPAT レジスタ (HPAT レジスタは常にアドレス 0x800 から開始)

Address	Data Bit Content	Default Value ¹	Update Type	Name	Description
00	[12:0]	X	SCP	HBLKTOGO1	First HBLK toggle position for odd lines, or RA0H1REPA/RA0H1REPB/RA0H1REPC.
	[25:13]	X		HBLKTOGO2	Second HBLK toggle position for odd lines, or RA1H1REPA/RA1H1REPB/RA1H1REPC.

Address	Data Bit Content	Default Value ¹	Update Type	Name	Description
	[27:26]			Unused	Set unused bits to 0.
01	[12:0]	X	SCP	HBLKTOGO3	Third HBLK toggle position for odd lines, or RA2H1REPA/RA2H1REPB/RA2H1REPC.
	[25:13]	X		HBLKTOGO4	Fourth HBLK toggle position for odd lines, or RA3H1REPA/RA3H1REPB/RA3H1REPC.
	[27:26]			Unused	Set unused bits to 0.
02	[12:0]	X	SCP	HBLKTOGO5	Fifth HBLK toggle position for odd lines, or RA4H1REPA/RA4H1REPB/RA4H1REPC.
	[25:13]	X		HBLKTOGO6	Sixth HBLK toggle position for odd lines, or RA5H1REPA/RA5H1REPB/RA5H1REPC.
	[27:26]			Unused	Set unused bits to 0.
03	[12:0]	X	SCP	HBLKTOGE1	First HBLK toggle position for even lines, or RA0H2REPA/RA0H2REPB/RA0H2REPC.
	[25:13]	X		HBLKTOGE2	Second HBLK toggle position for even lines, or RA1H2REPA/RA1H2REPB/RA1H2REPC.
	[27:26]			Unused	Set unused bits to 0.
04	[12:0]	X	SCP	HBLKTOGE3	Third HBLK toggle position for even lines, or RA2H2REPA/RA2H2REPB/RA2H2REPC.
	[25:13]	X		HBLKTOGE4	Fourth HBLK toggle position for even lines, or RA3H2REPA/RA3H2REPB/RA3H2REPC.
	[27:26]			Unused	Set unused bits to 0.
05	[12:0]	X	SCP	HBLKTOGE5	Fifth HBLK toggle position for even lines, or RA4H2REPA/RA4H2REPB/RA4H2REPC.
	[25:13]	X		HBLKTOGE6	Sixth HBLK toggle position for even lines, or RA5H2REPA/RA5H2REPB/RA5H2REPC.
	[27:26]			Unused	Set unused bits to 0.
06	[12:0]	X	SCP	HBLKSTARTA	HBLK Repeat Area Start Position A. Used during HBLK Mode 2.
	[25:13]	X		HBLKSTARTB	HBLK Repeat Area Start Position B. Used during HBLK Mode 2.
	[27:26]			Unused	Set unused bits to 0.
07	[12:0]	X	SCP	HBLKSTARTC	HBLK Repeat Area Start Position C. Used during HBLK Mode 2.
	[27:13]			Unused	Set unused bits to 0.
08	[2:0]	X	SCP	HBLKALT_PAT1	HBLK Pattern 1 order. Used during pixel mixing mode.
	[5:3]	X		HBLKALT_PAT2	HBLK Pattern 2 order. Used during pixel mixing mode.
	[8:6]	X		HBLKALT_PAT3	HBLK Pattern 3 order. Used during pixel mixing mode.
	[11:9]	X		HBLKALT_PAT4	HBLK Pattern 4 order. Used during pixel mixing mode.
	[14:12]	X		HBLKALT_PAT5	HBLK Pattern 5 order. Used during pixel mixing mode.
	[17:15]	X		HBLKALT_PAT6	HBLK Pattern 6 order. Used during pixel mixing mode.
	[19:18]	X		HBLKMODE	HBLK mode selection. 0 = normal HBLK. 1 = pixel mixing mode. 2 = special pixel mixing mode. 3 = not used.
	[20]	X		TESTMODE	Test operation only. Set to 0.
	[27:21]			Unused	Set unused bits to 0.
	09	[12:0]		X	SCP
[20:13]		X	HBLKREP	Number of HBLK repetitions in HBLK alternation modes.	
[21]		X	HBLKMASK_H1	Masking polarity for H1/H3 during HBLK.	
[22]		X	HBLKMASK_H2	Masking polarity for H2/H4 during HBLK.	
[27:23]			Unused	Set unused bits to 0.	
0A	[12:0]	X	SCP	HBLKSTART	HBLK start position used in pixel mixing modes.
	[25:13]	X		HBLKEND	HBLK end position used in pixel mixing modes.
	[27:26]			Unused	Set unused bits to 0.
0B	[27:0]	X		TESTMODE	Test operation only. Set to 0.
0C	[12:0]	X	SCP	CLPOB0_TOG1	CLPOB0 Toggle Position 1.
	[25:13]	X		CLPOB0_TOG2	CLPOB0 Toggle Position 2.
	[27:26]			Unused	Set unused bits to 0.
0D	[12:0]	X	SCP	CLPOB1_TOG1	CLPOB1 Toggle Position 1.

Address	Data Bit Content	Default Value ¹	Update Type	Name	Description
	[25:13] [27:26]	X		CLPOB1_TOG2 Unused	CLPOB1 Toggle Position 2. Set unused bits to 0.
0E	[12:0] [25:13] [27:26]	X X	SCP	PBLK0_TOG1 PBLK0_TOG2 Unused	PBLK0 Toggle Position 1. PBLK0 Toggle Position 2. Set unused bits to 0.
0F	[12:0] [25:13] [27:26]	X X	SCP	PBLK1_TOG1 PBLK1_TOG2 Unused	PBLK1 Toggle Position 1. PBLK1 Toggle Position 2. Set unused bits to 0.

¹ X = Don't care.

表 34. フィールド・レジスタ

Address	Data Bit Content	Default Value ¹	Update Type	Name	Description
00	[12:0] [25:13] [27:26]	X X	VD	SCP0 SCP1 Unused	Sequence Change Position 0. Sequence Change Position 1. Set unused bits to 0.
01	[12:0] [25:13] [27:26]	X X	VD	SCP2 SCP3 Unused	Sequence Change Position 2. Sequence Change Position 3. Set unused bits to 0.
02	[12:0] [25:13] [27:26]	X X	VD	SCP4 SCP5 Unused	Sequence Change Position 4. Sequence Change Position 5. Set unused bits to 0.
03	[12:0] [25:13] [27:26]	X X	VD	SCP6 SCP7 Unused	Sequence Change Position 6. Sequence Change Position 7. Set unused bits to 0.
04	[12:0] [27:13]	X	VD	SCP8 Unused	Sequence Change Position 8. Set unused bits to 0.
05	[4:0] [9:5] [14:10] [19:15] [24:20] [27:25]	X X X X X	VD	HPAT_SEL0 HPAT_SEL1 HPAT_SEL2 HPAT_SEL3 HPAT_SEL4 Unused	Selected H-pattern for first region in field. Selected H-pattern for second region in field. Selected H-pattern for third region in field. Selected H-pattern for fourth region in field. Selected H-pattern for fifth region in field. Set unused bits to 0.
06	[4:0] [9:5] [14:10] [19:15] [27:20]	X X X X	VD	HPAT_SEL5 HPAT_SEL6 HPAT_SEL7 HPAT_SEL8 Unused	Selected H-pattern for sixth region in field. Selected H-pattern for seventh region in field. Selected H-pattern for eighth region in field. Selected H-pattern for ninth region in field. Set unused bits to 0.
07	[27:0]			Unused	Set unused register to 0.
08	[8:0] [17:9] [27:18]	X X	VD	CLPOB_POL CLPOB_PAT Unused	CLPOB start polarity settings. CLPOB pattern selector. 0 = CLPOB0_TOGx registers are used. 1 = CLPOB1_TOGx registers are used. Set unused bits to 0.
09	[12:0] [25:13] [27:26]	X X	VD	CLPOB_MASKSTART1 CLOBMASKEND1 Unused	CLPOB Mask Region 1 start position. CLPOB Mask Region 1 end position. Set unused bits to 0.
0A	[12:0] [25:13] [27:26]	X X	VD	CLPOB_MASKSTART2 CLOBMASKEND2 Unused	CLPOB Mask Region 2 start position. CLPOB Mask Region 2 end position. Set unused bits to 0.
0B	[12:0] [25:13] [27:26]	X X	VD	CLPOB_MASKSTART3 CLOBMASKEND3 Unused	CLPOB Mask Region 3 start position. CLPOB Mask Region 3 end position. Set unused bits to 0.
0C	[8:0]	X	VD	PBLK_POL	PBLK start polarity settings for Sequence 0 to Sequence 8.

Address	Data Bit Content	Default Value ¹	Update Type	Name	Description
	[17:9]	X		PBLK_PAT	PBLK pattern selector. 0 = PBLK0_TOGx registers are used. 1 = PBLK1_TOGx registers are used.
	[27:18]			Unused	Set unused bits to 0
0D	[12:0] [25:13] [27:26]	X X	VD	PBLKMASKSTART1 PBLKMASKEND1 Unused	PBLK Mask Region 1 start position. PBLK Mask Region 1 end position. Set unused bits to 0.
0E	[12:0] [25:13] [27:26]	X X	VD	PBLKMASKSTART2 PBLKMASKEND2 Unused	PBLK Mask Region 2 start position. PBLK Mask Region 2 end position. Set unused bits to 0.
0F	[12:0] [25:13] [27:26]	X X	VD	PBLKMASKSTART3 PBLKMASKEND3 Unused	PBLK Mask Region 3 start position. PBLK Mask Region 3 end position. Set unused bits to 0.

¹ X = Don't care.

