



300 m 調整可能ライン・イコライザ付き トリプル差動レシーバ

データシート

AD8122

特長

広帯域ビデオ・ケーブルを 300 m まで補償

300 m の UTP ケーブルで 60 MHz 等化帯域幅

150 m の UTP ケーブルで 120 MHz 等化帯域幅

高速な時間領域性能

300 m の UTP ケーブルで 1% へのセトリング・タイムが 70 ns

300 m の UTP ケーブルでの 2 V ステップで立上がり/立下がり時間が 7 ns

周波数応答ゲイン調整ピンが 3 本

高周波ピーキング調整 (V_{PEAK})

出力ローパス・フィルタのカットオフ調整 (V_{FILTER})

広帯域フラット・ゲイン調整 (V_{GAIN})

UTP 補償または同軸補償を選択可能

DC 出力オフセット調整ピン (V_{OFFSET})

低出力オフセット電圧: $G = 1$ で ± 4 mV

RGB と YPbPr の両方を補償

同相モード同期パルスの抽出にヒステリシス付きの 2 個の内蔵コンパレータを使用可能

40 ピンの 6 mm × 6 mm LFCSP パッケージを採用

アプリケーション

キーボード・ビデオ・マウス (KVM)

デジタル署名

UTP ケーブルを使用する RGB ビデオ

業務用ビデオのプロジェクトンと分配

HD ビデオ

セキュリティ・ビデオ

概要

AD8122 は、最大 300 m の UTP ケーブルと最大 200 m の同軸ケーブルの伝送損失を補償する高速なトリプル差動レシーバ/イコライザです。様々なゲイン・ステージを加算して、ケーブルの逆周波数応答を最適近似します。各チャンネルには同相モード (CM) 信号に対する高い除去比を持つ高インピーダンス差動入力があり、ケーブルへの直接インターフェースに最適です。

AD8122 にはケーブル補償を最適化する 2 つのコントロール入力があり、1 つは UTP ケーブルまたは同軸ケーブルを選択する LPF コントロール入力、もう 1 つは DC 出力オフセットを調整する入力です。これらのケーブル補償入力は、様々なケーブル長の補償に使われます。すなわち、 V_{PEAK} 入力は高周波ピーキングの大きさを制御し、 V_{GAIN} 入力は広帯域フラット・ゲインを調整してケーブル損失を補償して平坦にします。 V_{FILTER} 入力は各チャンネルの出力ローパス・フィルタ・カットオフ周波数を制御します。

UTP ケーブルまたは同軸ケーブルの補償応答の選択はバイナリ COAX/UTP 入力で行われ、このピンは UTP アプリケーションでフローティングのままにすることができます。 V_{OFFSET} ピンを使うと、出力 DC 電圧を調整できるため、DC 結合システムで便利です。

柔軟性を向上させるため、各チャンネルのゲインは対応するゲイン・コントロール・ピンを使って 1 または 2 に設定することができます。

AD8122 は 6 mm × 6 mm の 40 ピン LFCSP を採用し、動作は -40°C ~ $+85^{\circ}\text{C}$ の拡張温度範囲で規定されています。

機能ブロック図




図 1.

目次

特長.....	1	内蔵コンパレータ.....	12
アプリケーション.....	1	入力シングルエンド電圧範囲の考慮事項.....	12
機能ブロック図.....	1	アプリケーション情報.....	13
概要.....	1	基本動作.....	13
改訂履歴.....	2	入力オーバードライブ回復時間と保護機能.....	13
仕様.....	3	コンパレータの使用.....	13
絶対最大定格.....	5	コンパレータを使用した同期パルス抽出機能.....	14
熱抵抗.....	5	V_{PEAK} 、 V_{GAIN} 、 V_{FILTER} 、 V_{OFFSET} 入力の使い方.....	15
最大消費電力.....	5	COAX/UTP セクタの使い方.....	15
ESDの注意.....	5	高インピーダンス容量負荷の駆動.....	15
ピン配置およびピン機能説明.....	6	AD8122による75Ωケーブルの駆動.....	15
代表的な性能特性.....	8	レイアウトと電源デカップリングの考慮事項.....	15
動作原理.....	12	入力同相モード範囲.....	15
調整可能なコントロール電圧.....	12	パワーダウン.....	16
差動入力.....	12	外形寸法.....	17
出力.....	12	オーダー・ガイド.....	17

改訂履歴

7/12—Revision 0: Initial Version

仕様

特に指定がない限り、 $T_A = 25^\circ\text{C}$ 、 $V_S = \pm 5\text{ V}$ 、カテゴリ 5e UTP ケーブル、入力 $V_{CM} = 0\text{ V}$ 、 $V_{OFFSET} = 0\text{ V}$ 、 V_{PEAK} 、 V_{GAIN} 、 V_{FILTER} はすべて、図 24 に示す推奨設定。G = 2 の場合、 $R_L = 150\ \Omega$ かつ $V_{OUT} = 2\text{ V p-p}$ 。G = 1 の場合、 $R_L = 1\text{ k}\Omega$ かつ $V_{OUT} = 1\text{ V p-p}$ 。

表 1.

Parameter	Test Conditions/Comments	Min	Typ	Max	Unit
DYNAMIC AND NOISE PERFORMANCE					
-3 dB Large Signal Bandwidth	AD8122 only, G = 1/G = 2		270/165		MHz
	150 meters of cable, G = 1/G = 2		120/110		MHz
	300 meters of cable, G = 1, G = 2		60		MHz
Slew Rate	$V_{OUT} = 2\text{ V p-p}$, AD8122 only, G = 1, G = 2		1000		V/ μs
	10% to 90% Rise/Fall Times				
Settling Time to 1%	$V_{OUT} = 2\text{ V step}$, 150 meters of cable, G = 2		6		ns
	$V_{OUT} = 2\text{ V step}$, 300 meters of cable, G = 2		7		ns
	$V_{OUT} = 1\text{ V step}$, 150 meters of cable, G = 1		6		ns
	$V_{OUT} = 1\text{ V step}$, 300 meters of cable, G = 1		7		ns
Integrated Output Voltage Noise	$V_{OUT} = 2\text{ V step}$, 150 meters of cable, G = 2		70		ns
	$V_{OUT} = 2\text{ V step}$, 300 meters of cable, G = 2		70		ns
	$V_{OUT} = 1\text{ V step}$, 150 meters of cable, G = 1		85		ns
	$V_{OUT} = 1\text{ V step}$, 300 meters of cable, G = 1		70		ns
Integrated Output Voltage Noise	150 meters of cable, integrated to 160 MHz, G = 1/G = 2		3.7/6.2		mV rms
	300 meters of cable, integrated to 160 MHz, G = 1/G = 2		17/27		mV rms
INPUT PERFORMANCE					
Input Voltage Range	Common mode, $-IN_x = +IN_x$		± 4.0		V
Maximum Differential Voltage Swing	$ (+IN_x) - (-IN_x) $		3		V
Voltage Gain Error	$\Delta V_{OUT}/\Delta V_{IN}$, V_{GAIN} set for 0 meters of cable, G = 1		1.5		%
	$\Delta V_{OUT}/\Delta V_{IN}$, V_{GAIN} set for 0 meters of cable, G = 2		0.50		%
Channel-to-Channel Gain Matching	G = 1, G = 2		0.15		%
Common-Mode Rejection (CMR)	$\Delta V_{OUT}/\Delta V_{IN, CM}$				
	DC, $V_{PEAK} = V_{GAIN} = 0\text{ V}$, G = 1/G = 2		-92/-87		dB
	DC, 300 meters of cable, G = 1/G = 2		-89/-85		dB
	1 MHz, 300 meters of cable, G = 1/G = 2		-63/-57		dB
	50 MHz, 300 meters of cable, G = 1/G = 2		5/10		dB
Input Resistance	100 MHz, 300 meters of cable, G = 1/G = 2		10/14		dB
	Common mode		4.4		M Ω
	Differential		3.7		M Ω
Input Capacitance	Common mode		1.0		pF
	Differential		0.5		pF
Input Bias Current			1.1		μA
ADJUSTMENT PINS					
V_{PEAK} Input Voltage Range	Relative to ground		0 to 2		V
V_{GAIN} Input Voltage Range	Relative to ground		0 to 2		V
V_{OFFSET} Input Current			1.1		μA
V_{GAIN} Input Current			-0.5		μA
V_{PEAK} Input Current			± 0.6		μA
V_{FILTER} Input Current			0.5		μA
V_{OFFSET} to OUT_x Gain	$OUT_x = OUT_R, OUT_G, OUT_B$, range limited by output swing, $V_{GAIN} = 0\text{ V}$, G = 1		1		V/V
OUTPUT CHARACTERISTICS					
Output Voltage Swing	G = 1, G = 2		-3.9 to +3.9		V
Output Offset Voltage	RTO, $V_{PEAK} = V_{GAIN} = V_{FILTER} = V_{OFFSET} = 0\text{ V}$, G = 1/G = 2		$\pm 4/\pm 8$		mV
	RTO, 300 meters of cable, G = 1/G = 2		$\pm 10/\pm 30$		mV
Output Offset Voltage Drift	RTO, G = 1/G = 2		2.6/3.2		$\mu\text{V}/^\circ\text{C}$

Parameter	Test Conditions/Comments	Min	Typ	Max	Unit
COMPARATORS					
Output Voltage Level Low, V_{OL}			0.3		V
Output Voltage Level High, V_{OH}			3.3		V
Hysteresis, V_{HYST}			70		mV
Propagation Delay					
Low to High, $t_{PD, LH}$			14		ns
High to Low, $t_{PD, HL}$			10		ns
Rise Time, t_{RISE}			8		ns
Fall Time, t_{FALL}			7		ns
Output Resistance, V_{OL}			18		Ω
Output Resistance, V_{OH}			1		Ω
DIGITAL CONTROLS					
COAX/UTP Pin					
Input Voltage Level Low, V_{IL}				1.5	V
Input Voltage Level High, V_{IH}		3.5			V
Input Current, Low			± 0.7		μA
Input Current, High			24		μA
PD Pin					
Input Voltage Level Low, V_{IL}				2.9	V
Input Voltage Level High, V_{IH}		3.2			V
Input Current, Low			1		μA
Input Current, High			1		μA
POWER SUPPLY					
Operating Voltage Range		± 4.5		± 5.5	V
Positive Quiescent Supply Current			120		mA
Negative Quiescent Supply Current			66		mA
Supply Current Drift, I_{CC}			210		$\mu A/^{\circ}C$
Supply Current Drift, I_{EE}			-120		$\mu A/^{\circ}C$
Positive Power Supply Rejection					
	$\Delta V_{OUT}/\Delta V_{SUPPLY}$				
	DC, RTO, 0 meters of cable, $G = 1/G = 2$		-72/-66		dB
	DC, RTO, 300 meters of cable, $G = 1/G = 2$		-68/-62		dB
	100 MHz, RTO, 300 meters of cable, $G = 1/G = 2$		5/8		dB
Negative Power Supply Rejection					
	$\Delta V_{OUT}/\Delta V_{SUPPLY}$				
	DC, RTO, 0 meters of cable, $G = 1/G = 2$		-88/-80		dB
	DC, RTO, 300 meters of cable, $G = 1/G = 2$		-80/-74		dB
	100 MHz, RTO, 300 meters of cable, $G = 1/G = 2$		18/14		dB
Positive Supply Current, Powered Down	$V_{PEAK} = V_{GAIN} = V_{FILTER} = 0 V$		3.4		mA
Negative Supply Current, Powered Down	$V_{PEAK} = V_{GAIN} = V_{FILTER} = 0 V$		0.4		mA
OPERATING TEMPERATURE RANGE		-40		+85	$^{\circ}C$

絶対最大定格

表 2.

Parameter	Rating
Supply Voltage	11 V
Power Dissipation	See Figure 2
Input Voltage (Any Input)	$V_{S-} - 0.3 \text{ V to } V_{S+} + 0.3 \text{ V}$
Storage Temperature Range	$-65^{\circ}\text{C to } +125^{\circ}\text{C}$
Operating Temperature Range	$-40^{\circ}\text{C to } +85^{\circ}\text{C}$
Lead Temperature (Soldering, 10 sec)	300°C
Junction Temperature	150°C

上記の絶対最大定格を超えるストレスを加えるとデバイスに恒久的な損傷を与えることがあります。この規定はストレス定格の規定のみを目的とするものであり、この仕様の動作のセクションに記載する規定値以上でのデバイス動作を定めたものではありません。デバイスを長時間絶対最大定格状態に置くとデバイスの信頼性に影響を与えます。

熱抵抗

θ_{JA} はワーストケース条件で規定。すなわちデバイスを自然空冷の回路ボードにハンダ付けした状態で θ_{JA} を規定。この値は、JEDEC 標準 4 層プリント回路ボード (PCB) を使用して自然空冷で測定しています。

表 3. 熱抵抗

Package Type	θ_{JA}	θ_{JC}	Unit
40-Lead LFCSP	39	1.3	°C/W

最大消費電力

AD8122 のパッケージ内での安全な最大消費電力は、チップのジャンクション温度(T_J)上昇により制限されます。約 150°C のガラス転移温度で、プラスチックの特性が変わります。この温度規定値を一時的に超えた場合でも、パッケージからチップに加えられる応力が変化して、AD8122 のパラメータ性能が永久的にシフトしてしまうことがあります。175°C のジャンクション温度を長時間超えると、シリコン・デバイス内に変化が発生して、故障の原因になることがあります。

パッケージ内の消費電力(P_D)は、静止消費電力と全出力での負荷駆動に起因するパッケージ内の消費電力との和になります。静止電力は、電源ピン(V_{S+} と V_{S-})間の電圧に静止電流(I_S)を乗算して計算されます。各負荷電流による消費電力は、負荷電流に対応する電源と出力電圧との間の電位差を乗算して計算します。次に、負荷電流による総合消費電力を各消費電力を加算して求めます。AC 信号を扱うときは、RMS 出力電圧を使用する必要があります。

空気が流れると、 θ_{JA} が小さくなります。さらに、メタル・パターン、スルー・ホール、グラウンド・プレーン、電源プレーン

とパッケージ・ピンが直接接触する場合、これらのメタルによっても θ_{JA} が小さくなります。パッケージ底面のエクスポーズド・パッドは、規定の θ_{JA} を実現するため、厚いプレーン(通常グラウンド・プレーン)に熱的に接続された PCB 表面のパッドにハンダ付けする必要があります。

図 2 に、JEDEC 標準 4 層ボードに実装し、エクスポーズド・パッドを PCB プレーンに熱的に接続されているパッドにハンダ付けした 40 ピン LFCSP ($\theta_{JA} = 39^{\circ}\text{C/W}$) パッケージについて、パッケージ内の周囲温度対最大安全消費電力を示します。 θ_{JA} 値は近似値です。





図 2. 周囲温度対最大消費電力、4 層ボード

ESDの注意



ESD (静電放電) の影響を受けやすいデバイスです。電荷を帯びたデバイスや回路ボードは、検知されないまま放電することがあります。本製品は当社独自の特許技術である ESD 保護回路を内蔵していますが、デバイスが高エネルギーの静電放電を被った場合、損傷を生じる可能性があります。したがって、性能劣化や機能低下を防止するため、ESD に対する適切な予防措置を講じることをお勧めします。

ピン配置およびピン機能説明



- NOTES
1. TO ACHIEVE THE SPECIFIED THERMAL RESISTANCE, THE EXPOSED PAD ON THE UNDERSIDE OF THE PACKAGE MUST BE SOLDERED TO A PAD ON THE PCB SURFACE THAT IS THERMALLY CONNECTED TO A SOLID PLANE WITH A VOLTAGE BETWEEN V_{S+} AND V_{S-} .
 2. NC = NO INTERNAL CONNECTION.

10780-021

図 3. ピン配置

表 4. ピン機能の説明

ピン番号	記号	説明
1、40	NC	内部接続なし。
2	+IN _{CMP1}	正入力、コンパレータ 1。
3	-IN _{CMP1}	負入力、コンパレータ 1。
4	OUT _{CMP1}	出力、コンパレータ 1。
5	V _{S+_CMP}	正電源、コンパレータ。+5 V へ接続。
6	V _{S-_CMP}	負電源、コンパレータ。-5 V へ接続。
7	OUT _{CMP2}	出力、コンパレータ 2。
8	-IN _{CMP2}	負入力、コンパレータ 2。
9	+IN _{CMP2}	正入力、コンパレータ 2。
10、14、18	V _{S-}	負電源、イコライザ・セクション。-5 V へ接続。
11	GAIN _B	青チャンネル・ゲイン。G = 1 の場合 OUT _B に接続し、G = 2 の場合 AGND に接続。
12	OUT _B	出力、青チャンネル。
13、17、21	V _{S+}	正電源、イコライザ・セクション。+5 V へ接続。
15	GAIN _G	緑チャンネル・ゲイン。G = 1 の場合 OUT _G に接続し、G = 2 の場合 AGND に接続。
16	OUT _G	出力、緑チャンネル。
19	GAIN _R	赤チャンネル・ゲイン。G = 1 の場合 OUT _R に接続し、G = 2 の場合 AGND に接続。
20	OUT _R	出力、赤チャンネル。
22	DV _{S-}	負電源、デジタル・コントロール。-5 V へ接続。
23	V _{OFFSET}	出力オフセット・コントロール電圧。
24	DGND	デジタル・グラウンド基準。
25	V _{GAIN}	広帯域フラット・ゲイン・コントロール電圧。
26	V _{PEAK}	イコライザ高周波ブースト・コントロール電圧。
27	V _{FILTER}	ローパス・フィルタ・カットオフ周波数調整コントロール電圧。
28	\overline{PD}	パワーダウン。
29	DV _{S+}	正電源、デジタル・コントロール。+5 V へ接続。

ピン番号	記号	説明
30	COAX/UTP	ケーブル補償コントロール入力。このピンは、同軸ケーブルの場合ロジック 1 へ接続し、UTP ケーブルの場合ロジック 0 へ接続します。この入力、UTP アプリケーションではフローティングのままにしておくことができます。
31	+IN _R	正入力、赤チャンネル。
32	-IN _R	負入力、赤チャンネル。
33、36、39	AGND	アナログ・グラウンド基準。
34	+IN _G	正入力、緑チャンネル。
35	-IN _G	負入力、緑チャンネル。
37	+IN _B	正入力、青チャンネル。
38	-IN _B	負入力、青チャンネル。
	EP	エクスポーズド・パッド。パッケージ底面のエクスポーズド・パッドは、規定の熱抵抗を実現するため、厚いプレーン(V _{S+} と V _{S-} の間の電位)に熱的に接続された PCB 表面のパッドにハンダ付けする必要があります。

代表的な性能特性

特に指定がない限り、 $T_A = 25^\circ\text{C}$ 、 $V_S = \pm 5\text{ V}$ 、カテゴリ 5e UTP ケーブル、入力 $V_{CM} = 0\text{ V}$ 、 $V_{OFFSET} = 0\text{ V}$ 、 V_{PEAK} 、 V_{GAIN} 、 V_{FILTER} はすべて、図 24 に示す推奨設定。G = 2 の場合、 $R_L = 150\ \Omega$ かつ $V_{OUT} = 2\text{ V p-p}$ 。G = 1 の場合、 $R_L = 1\text{ k}\Omega$ かつ $V_{OUT} = 1\text{ V p-p}$ 。




図 4.様々な UTP ケーブル長でのイコライザ周波数応答、G = 1




図 7.様々な UTP ケーブル長でのイコライザ周波数応答、G = 2




図 5.様々な同軸ケーブル長でのイコライザ周波数応答、G = 1




図 8.様々な同軸ケーブル長でのイコライザ周波数応答、G = 2




図 6.様々な V_{FILTER} レベルでのイコライザ周波数応答、ケーブル長 300 m、G = 1




図 9.様々な V_{FILTER} レベルでのイコライザ周波数応答、ケーブル長 300 m、G = 2




図 10. ケーブル長対イコライザ-3 dB 帯域幅




図 13. 300 m および 150 m ケーブルに対する電圧ノイズ密度周波数特性、RTO




図 11. ケーブル長対積分出力ノイズ (1 MHz~160 MHz)




図 14. 300 m および 150 m ケーブルに対する V_{FILTER} 対積分出力ノイズ (1 MHz~160 MHz)




図 12. 300 m および 150 m ケーブルに対するクロストーク周波数特性、G = 1




図 15. 300 m および 150 m ケーブルに対するクロストーク周波数特性、G = 2




図 16. 300 m および 150 m ケーブルに対する入力同相モード除去比周波数特性、G = 1




図 19. 300 m および 150 m ケーブルに対する入力同相モード除去比周波数特性、G = 2




図 17. 300 m および 150 m ケーブルに対する電源除去比周波数特性、G = 1




図 20. 300 m および 150 m ケーブルに対する電源除去比周波数特性、G = 2




図 18. オーバードライブ回復時間、G = 1




図 21. オーバードライブ回復時間、G = 2




図 22. 300 m および 150 m ケーブルに対するイコライザ・パルス応答、2 MHz、G = 1




図 25. 300 m および 150 m ケーブルに対するイコライザ・パルス応答、2 MHz、G = 2




図 23. 1%へのセトリング・タイム、300 m ケーブル、G = 1




図 26. 1%へのセトリング・タイム、300 m ケーブル、G = 2




図 24. UTP ケーブルに対する推奨設定値




図 27. 同軸ケーブルに対する推奨設定値

動作原理

AD8122 は、最大 300 の UTP ケーブルと最大 200 m の同軸ケーブルの損失を補償するトリプル広帯域低ノイズ・アナログ・ライン・イコライザです。この 3 チャンネル・アーキテクチャは、高解像度 RGB アプリケーションを対象としますが、HD YPbPr アプリケーションでも使用することができます。AD8122 の伝達関数は、UTP ケーブルまたは同軸ケーブル向けにピン設定でき、各チャンネルのゲインは 1 または 2 に設定することができます。

調整可能なコントロール電圧

種々のケーブル長やケーブル自体の変動を補償するために、各 RGB チャンネルに共通の 4 つの連続調整可能なコントロール電圧を使用することができます。

- V_{PEAK} ピンは高周波ピーキングの大きさを制御するときに使います。 V_{PEAK} コントロールは、ケーブルの表皮効果により発生する周波数およびケーブル長に依存する損失を補償するときに使います。
- V_{GAIN} ピンは、広帯域ゲインを調整してケーブルに発生する低周波フラット損失を補償するために使います。
- V_{FILTER} ピンは、出力ローパス・フィルタのカットオフ周波数を調整するために使います。
- V_{OFFSET} ピンは、出力オフセット調整コントロールで出力 DC レベルをシフトすることができます。

差動入力

AD8122 には高インピーダンス差動入力があります。この入力を使うと、終端がシンプルになり、ケーブルから DC 結合信号を直接受信することができます。AD8122 入力は、同軸ケーブル・アプリケーションでシングルエンド形式で使用することもできます。非常に広い入力同相モード範囲を必要とする差動システムでは、AD8122 の前に AD8143 高電圧、トリプル差動レシーバを使用することができます。詳細については、入力同相モード範囲のセクションを参照してください。

出力

AD8122 には、150 Ω 負荷を駆動できる低インピーダンス出力があります。AD8122 から高インピーダンス容量負荷を駆動する必要があるシステムでは、容量をバッファするために出力と負荷の間に小さい直列抵抗を接続することが推奨されます。この抵抗は、全体の帯域幅を許容できないレベルまで狭くしてしまうような大きな値にすることはできません。詳細については、高インピーダンス容量負荷の駆動のセクションを参照してください。

内蔵コンパレータ

2 個のコンパレータが内蔵されており、これらは同相モード同期パルス・エンコーディングを採用するシステムで同期パルスの抽出の際に使用することができます(コンパレータを使用した同期パルス抽出機能のセクション参照)。

各コンパレータは、コンパレータ出力に直列に抵抗を接続してソース専用ケーブル終端方式で使用することができます。詳細については、コンパレータの使用のセクションを参照してください。

入力シングルエンド電圧範囲の考慮事項

AD8122 をレシーバとして使用する場合、シングルエンド入力電圧が規定の範囲内にあることが重要です。各入力の受信シングルエンド・レベルは、ドライバの同相モード・レベル、受信信号のシングルエンド・ピーク振幅、すべての同期パルスの振幅、導入されたその他の同相モード信号(例えばドライバと AD8122 の間のグラウンド・シフト)、外部ソースからの混入(例えば電力ラインや蛍光灯)を加算して計算されます。詳細については、入力同相モード範囲のセクションを参照してください。

アプリケーション情報

基本動作

AD8122 はケーブル損失補償に必要なものはすべて内蔵しているため使い易いデバイスです。図 30 に、AD8134、AD8142、AD8147、AD8148 のトリプル差動ドライバで採用されている同相モード同期パルス・エンコーディング技術と互換性のある同相モード同期パルス抽出機能を持つ基本アプリケーション回路を示します。同期パルス抽出機能が不要な場合は、終端を 1 本の 100 Ω 抵抗にして、コンパレータ入力をフローティングのままにすることができます。

入力オーバードライブ回復時間と保護機能

ESD やスイッチングのような多くの原因で、ケーブル上に大きな差動過渡電圧が一時的に発生することがあります。AD8122 を $G = 1$ で動作させる場合、+3.4 V または -3.4 V を超える差動入力により、出力が対応する電源レール(正過駆動では正レール、負過駆動では負レール)に貼り付いてしまいます。この過駆動状態は $G = 2$ のアプリケーションでは発生しません。

差動入力振幅が 200 mV より小さくなると、AD8122 は過駆動状態から回復します。多くのビデオ信号は、ブランキング区間に 0 V 公称値に戻ります。したがって、これらの信号を使用するシステムでは、過駆動が終わった後の最初のブランキング区間で過駆動状態から回復します。

$G = 1$ で、かつ 0 V に戻らないビデオ信号を持つシステムでは—例えば DC オフセットを含むシステムでは—過駆動状態が発生しないようにする必要があります。図 28 に、差動入力電圧を ± 2 V より少し高く制限する保護回路を示します。この回路は、終端抵抗と AD8122 の各差動入力に接続する必要があります。




図 28. $G = 1$ のアプリケーションで必要とされる入力保護機能

コンパレータの使用

2 個の内蔵コンパレータは、受信同相モード電圧からビデオ同期パルスを抽出する際に最も多く使用されます(コンパレータを使用した同期パルス抽出機能のセクション参照)。ただし、これらのコンパレータは、シンク・オン・カラー・アプリケーションでの同期パルスの再生、4 本目の UTP 対のような他のチャンネルで受信した差動デジタル情報の受信に、あるいは汎用コンパレータとして使用することもできます。ヒステリシスが組込まれているため、ノイズによる偽トリガの解消に役立ちます。

理想的なソース終端伝送線は、ライン特性インピーダンスに正確に一致するソース抵抗と無限大の負荷インピーダンスを持っています。信号がソース終端を出発するとき、信号の初期値はソース値の 1/2 になります。これは振幅がソース終端と伝送線で形成される分圧器で半分にされるためです。負荷端で、信号は無限大の負荷インピーダンスにより 100% 正反射されるため、信号はフル値に回復されます。この技術は、高速デジタル・ロジックを含む PCB レイアウトで広く採用されています。

コンパレータはソース終端伝送線を駆動するようにデザインされているため、ロー状態で出力抵抗 18 Ω に、ハイ状態で出力抵抗 1 Ω に、それぞれなります。出力抵抗は各状態で異なるため、伝送線インピーダンスに整合させる外付けソース終端抵抗値の選択では妥協が必要です。このケースで実現できる、50 Ω 整合に対する最適近似は約 41.2 Ω の外付け抵抗値で、この値は標準の 1% 値にあります。ソース終端技術については図 29 を参照してください。

インピーダンス不整合は、出力抵抗の差によりハイ状態とロー状態で発生し、ロー状態で約 +8.4% (21.5 dB のリターン損失)の反射係数となり、合計ソース抵抗は 59.2 Ω になります。また、ハイ状態では -8.4% (21.5 dB のリターン損失)となり、ソース抵抗は 42.2 Ω になります。このソース整合はデジタル同期パルスに対して許容できます。

図 29 に、受信端で高インピーダンスを持つ 50 Ω 伝送線を駆動する場合、コンパレータに対するソース終端の使用方法を示します。




図 29. ソース終端コンパレータの使い方

コンパレータを使用した同期パルス抽出機能

AD8122 は、コンピュータ・ビデオ信号を伝送する多くのシステムで役立ちます。このようなシステムは、赤、緑、青ビデオ信号と、分離した水平同期信号および垂直同期信号(RGBHV)から構成されています。両同期信号はカラー信号に組込まれていない別信号であるため、3つの同相モード電圧のRGB信号の中に両同期信号をエンコードするシンプルな方式を使って伝送することは有利です。AD8134、AD8142、AD8147、AD8148 トリプル差動ドライバは、必要な回路を内蔵して同期パルス・エンコーディングを行うため、AD8122 はこれらデバイスの自然な受け側になります。

同期エンコーディング式は次のようになります。

$$Red V_{CM} = \frac{K}{2}[V - H] \tag{1}$$

$$Green V_{CM} = \frac{K}{2}[-2V] \tag{2}$$

$$Blue V_{CM} = \frac{K}{2}[V + H] \tag{3}$$

ここで、

$Red V_{CM}$ 、 $Green V_{CM}$ 、 $Blue V_{CM}$ は、それぞれのカラー信号の伝送される同相モード電圧です。

K は調整可能なゲイン定数でドライバにより設定されます。

V と H は垂直同期パルスと水平同期パルスであり、パルスがロー・レベル状態のとき重みが-1に、ハイ・レベル状態のとき重みが+1に、それぞれ設定されています。

エンコーディング方式の詳細は、AD8134、AD8142、AD8147、AD8148 のデータシートに記載されています。図 30 に、上述のドライバによりRGB同相モード電圧にエンコードされた水平同期パルスと垂直同期パルスを抽出する際の AD8122 コンパレータの使い方を示します。




図 30.同相モード同期パルス抽出を使う基本的なアプリケーション回路(電源と入力の保護機能は省略)

V_{PEAK}、V_{GAIN}、V_{FILTER}、V_{OFFSET} 入力の使い方

V_{PEAK} 入力はメイン・ピーキング・コントロール・ピンで、ケーブル応答のローパス・ロールオフを補償するときに使います。

V_{GAIN} 入力は広帯域フラット・ゲインを制御し、公称フラットであるケーブル損失を補償するときに使います。

各チャンネル出力には、高周波ノイズを削減する調整可能なローパス・フィルタが内蔵されています。大部分のアプリケーションでは、フィルタ・カットオフ周波数コントロールの V_{FILTER} は直接 V_{PEAK} 電圧に接続されて、与えられた V_{PEAK} 設定値に対して最大の帯域幅と最小のノイズを提供します。外付けローパス・フィルタは一般に不要です。

V_{OFFSET} 入力は、AD8122 出力でオフセットを発生させるときに使います。出力オフセットは V_{OFFSET} 入力に加えられる電圧に一致し、出力振幅規定値により制限されます。

COAX/UTP セレクタの使い方

COAX/UTP 入力に、同軸ケーブルの場合はロジック 1 を、UTP ケーブルの場合はロジック 0 を、それぞれ接続します (ロジック・レベルについては表 1 を参照)。この入力にはプルダウン抵抗が内蔵されているため、UTP アプリケーションではフローティングのままにしておくことができます。

高インピーダンス容量負荷の駆動

UTP ケーブル上で RGB を使う多くのアプリケーションでは、RGB 信号を送送させる 3 対の線の間に発生するスキューを除去するために遅延補正が必要です。AD8120 はこのスキュー補正に最適で、レシーバ・シグナル・チェーン内の AD8122 の直後に使用することができます。AD8120 は高入力インピーダンスと固定ゲイン 2 を持っています。AD8120 と AD8122 を組み合わせて使用する場合、各ビデオ出力 (OUT_R、OUT_G、OUT_B) を対応するゲイン・ピン (GAIN_R、GAIN_G、GAIN_B) に接続して、AD8122 のゲインを 1 に設定します。

高インピーダンス容量負荷を AD8122 から駆動するシステムでは、小さい直列抵抗を各 3 個の AD8122 ビデオ出力と負荷の間に接続して、駆動されるデバイスの入力容量をバッファする必要があります。抵抗値は所要帯域幅を維持するため十分小さくする必要があります。

AD8122 による 75 Ω ケーブルの駆動

RGB 出力で高インピーダンス負荷ではなく 75 Ω 伝送線を駆動する必要がある場合、ダブル終端損失 (75 Ω のソース終端と負荷終端) を補償ため、ゲイン = 2 への増加が必要です。対応するゲイン・ピン (GAIN_R、GAIN_G、GAIN_B) をグラウンドへ接続することにより、AD8122 の各出力 (OUT_R、OUT_G、OUT_B) をゲイン = 2 に容易に設定することができます。

レイアウトと電源デカップリングの考慮事項

AD8122 のデザインでは標準の高速 PCB レイアウトの手法が必要です。厚いグラウンド・プレーンが必要で、高速信号を接続するときはインピーダンス・パターンの制御が必要です。すべての出力のソース終端抵抗は、できるだけ出力ピンの近くに接続する必要があります。

AD8122 の底面のエクスPOSEド・パッドは、規定の θ_{JA} を実現するため、厚いプレーン (通常グラウンド・プレーン) に熱的に接続された PCB 表面のパッドにハンダ付けする必要があります。複数のサーマル・ビアを使って、パッドと PCB プレーン間を接続する必要があります。

0.1 μF の高品質電源デカップリング・コンデンサは、すべての電源ピンのできるだけ近くに接続する必要があります。小型の表面実装セラミック・コンデンサを使用してください。バルク電源デカップリングとしては、タンタル・コンデンサの使用が推奨されます。

入力同相モード範囲

レシーバとして AD8122 を使用する大部分のアプリケーションでは、±5 V 電源のドライバを使用してください (推奨ドライバとしては、AD8146、AD8147、AD8148、AD8133、AD8134 などがあります)。このようなアプリケーションでは、ライン上の同相モード電圧は、ドライバ側でグラウンド電位を基準として公称 0 V に設定されるため、ケーブル上に発生する同相モード問題 (ドライバ端とレシーバ端との間のグラウンド・シフトなど) に対する最適な耐性を提供します。

AD8122 の ±4 V の入力電圧範囲は、一般にこれらのアプリケーションに対して十分です。さらに広い入力範囲が必要な場合は、AD8143 トリプル・レシーバ (±12 V 電源で ±10.5 V の入力同相モード範囲を持ちます) を AD8122 の前に接続することができます。図 31 に、1 チャンネルについてこの構成を示します。




図 31. 入力同相モード範囲を広げるため AD8122 の前に AD8143 を使用する方法

ショットキー・ダイオードは、AD8122 入力制限値を超える AD8143 出力から AD8122 を保護するために必要です。49.9 Ω の抵抗は故障電流を制限し、3 pF の実効ダイオード容量と 1 pF の AD8122 入力容量により約 800 MHz で極を形成します。この極による応答の低下は 100 MHz で 0.07 dB だけであるため、信号への影響は無視できます。

ドライバ側で 5 V 単電源を使用する場合、ドライバ出力の同相モード電圧は 2.5 V (typ)になります(AD8142 ドライバの場合、出力の同相モード電圧は固定 1.5 V)。最大受信差動ビデオ信号は約 700 mV p-pで、この値は差動信号の各シングルエンド側に 175 mV_{PEAK} を加算するため、AD8122 シングルエンド入力で 2.675 Vまたは 1.675 Vのワーストケース・ピーク電圧を発生します(ドライバとレシーバとの間にグラウンド・シフトがない場合)。これらのレベルは AD8122 入力電圧振幅範囲内であるため、ドライバとレシーバとの間のグラウンド電位差により入力電圧振幅がこれらの制限値を超えない限り、このようなシステムは正しく動作します。

同相モード同期信号を使用する場合、一般にこの信号はブランキング区間にピーク変位 500 mV で加えられるため(ビデオ信号 = 0 V)、同相モード・レベルが 2.5 Vから 3.0 Vへ (AD8142 ドライバの場合 1.5 Vから 2.0 Vへ)増加します。

これらの同相モード・レベルは上側入力電圧振幅制限 4 V を下回っているため、ドライバとレシーバとの間のグラウンド・シフトに対して 1 V または 2 V の余裕があります。システム全体の同相モード範囲を広めるときは、次の技術を使用します。


- ドライバを両電源で動作させます (出力同相モード電圧 = 0 V)。
- AD8122 の前に AD8143 を使用します(図 31 参照)。

これらの技術は組み合わせまたは単独で使うことができます。

パワーダウン

パワーダウン機能を使うと、特定のデバイスを使用しない場合に消費電力を削減することができます。 $\overline{\text{PD}}$ ピンをアサートすると、出力は高 Z 状態になりません。入ロジック・レベルとパワーダウン・モードでの電源電流を表 1 に示します。

外形寸法



COMPLIANT TO JEDEC STANDARDS MO-220-WJJD-5.

05-06-2011-A

図 32.40 ピン・リードフレーム・チップ・スケール・パッケージ[LFCSP_WQ]
6 mm x 6 mm ボディ、極薄クワッド
(CP-40-12)
寸法: mm

オーダー・ガイド

Model ¹	Temperature Range	Package Description	Package Option
AD8122ACPZ	-40°C to +85°C	40-Lead Lead Frame Chip Scale Package [LFCSP_WQ]	CP-40-12
AD8122ACPZ-R7	-40°C to +85°C	40-Lead Lead Frame Chip Scale Package [LFCSP_WQ]	CP-40-12
AD8122-EVALZ		Evaluation Board	

¹ Z = RoHS 準拠製品