



AD7719

特長

- 高分解能 ADCを採用
- 独立した2系統のADCを内蔵 (16ビットおよび24ビット分解能)
- 出荷時にキャリブレーション済み(フィールドでのキャリブレーション不要)
- 1変換サイクル内で出力が安定(シングル変換モード)
- プログラマブルなゲイン・フロントエンド
- 2つの信号源の同時サンプリングと変換が可能
- 各チャンネル毎に個別に基準入力を用意
- 更新レート20Hzで50Hzと60Hzを同時除去
- ISOURCE Select™を採用
- 24ビットのノー・ミスコード メインADC
- 20Hz、20mV範囲で13ビットp-p分解能
- 20Hz、2.56V範囲で18ビットp-p分解能
- インターフェース
- 3線式シリアル
- SPI™、QSPI™、MICROWIRE™、DSPと互換
- SCLKにシュミット・トリガーを内蔵
- 電源
- 3Vおよび5Vの単電源動作仕様
- ノーマル: 3Vで1.5mA
- パワーダウン: 10 μA (32kHzクリスタル・オシレータ動作)
- 内蔵機能
- レールtoレールの入力バッファとPGA 4ビット・デジタルI/Oポート
- 温度センサー(2種類の励起電流源が切り替え可能)
- ローサイド・パワー・スイッチ
- リファレンス検出回路

アプリケーション


- センサー計測
- 温度計測
- 圧力計測
- 重量計
- 携帯型計装機器
- 4~20mAのトランスミッタ

概要

AD7719は、低周波計測アプリケーション向けのアナログ・フロントエンドです。AD7719は、2個の高分解能 ADC、切り替え可能な2個のマッチした励起電流源、ローサイド・パワー・スイッチ、デジタルI/Oポート、温度センサーを内蔵しています。PGA付きの24ビット・メイン・チャンネルには、 $1.024 \times \text{REFIN1}/128 \sim 1.024 \times \text{REFIN1}$ の範囲の差動、ユニポーラ、バイポーラの信号を入力できます。信号をトランスデューサから直接変換できるため、シグナル・コンデショニング回路は不要です。16ビット補助チャンネルには、REFIN2またはREFIN2/2の範囲の信号を入力できます。

AD7719はオンチップPLLを使う32kHzクリスタル・オシレータで動作し、内蔵PLLが内部で使う各動作周波数を発生させます。AD7719の出力データ・レートは、ソフトウェアから設定できます。AD7719のピークtoピーク分解能は、ゲインと出力データ・レートの設定により変わります。

AD7719は3Vまたは5Vの単電源で動作します。3V電源で動作する場合、ADCをイネーブルにしたときのデバイスの消費電力は4.5mWで、バッファなしモードでメインADCのみをイネーブルにしたときは、2.85mWです。AD7719は28ピンSOICパッケージまたはTSSOPパッケージを採用しています。



ISOURCE Selectは、アナログ・デバイセズの商標です。
SPIとQSPIは、Motorola Inc.の商標です。
MICROWIREは、National Semiconductor Corporation/Onの商標です。
REV.0

アナログ・デバイセズ社が提供する情報は正確で信頼できるものを期していますが、その情報の利用または利用したことにより引き起こされる第三者の特許または権利の侵害に関して、当社はいっさいの責任を負いません。さらに、アナログ・デバイセズ社の特許または特許の権利の使用を許諾するものでもありません。

AD7719

目次

特長	1	メインADCゲイン・キャリブレーション係数レジスタ (GNO):	
概要	1	(A3、A2、A1、A0 = 1、0、1、0、	
仕様	3	パワーオン・リセット = 5XXXX5 Hex)	26
絶対最大定格	6	補助ADCゲイン・キャリブレーション係数レジスタ (GN1):	
オーダー・ガイド	6	(A3、A2、A1、A0 = 1、0、1、1、	
タイミング特性	7	パワーオン・リセット = 59XX Hex)	26
デジタル・インターフェース	8	IDレジスタ ID):(A3、A2、A1、A0 = 1、1、1、1、パワーオ	
ピン配置	9	ン・リセット = 0X Hex)	26
ピン機能の説明	9	テスト・レジスタ (ユーザー設定不可)	26
代表的な性能特性	11	AD7719の設定	27
デュアル・チャンネルADC回路	12	マイクロコンピュータ / マイクロプロセッサ	
メイン・チャンネル	12	インターフェース	28
補助チャンネル	12	AD7719-68HC11間のインターフェース	28
両チャンネル	13	AD7719-8051間のインターフェース	28
メインADCと補助ADCのノイズ		AD7719-ADSP-2103/ADSP-2105間のインターフェース	30
性能	14	回路説明	30
内蔵レジスタ	16	アナログ入力チャネル	31
コミュニケーション・レジスタ A3、A2、A1、A0 = 0、0、0、0)	19	プログラマブル・ゲイン・アンプ	32
ステータス・レジスタ A3、A2、A1、A0 = 0、0、0、0、		バイポーラ / ユニポーラ構成	33
パワーオン・リセット = 00 Hex)	20	データ出力コーディング	33
モード・レジスタ A3、A2、A1、A0 = 0、0、0、1、		バーンアウト電流	33
パワーオン・リセット = 00 Hex)	21	励起電流	33
モード・レジスタとコントロール・レジスタをアドレス指定する際		クリスタル・オシレータ	33
の動作特性	22	リファレンス入力	33
メインADCコントロール・レジスタ AD0CON):(A3、A2、A1、		リファレンス検出	34
A0 = 0、0、1、0、パワーオン・リセット = 07 Hex)	22	リセット入力	34
補助ADCコントロール・レジスタ AD1CON):(A3、A2、A1、		パワーダウン・モード	34
A0 = 0、0、1、1、パワーオン・リセット = 01 Hex)	23	アイドル・モード	34
フィルタ・レジスタ A3、A2、A1、A0 = 0、1、0、0、		ADCディスエーブル・モード	34
パワーオン・リセット = 45 Hex)	24	キャリブレーション	34
I/Oおよび電流源コントロール・レジスタ I/OCON):(A3、A2、		グラウンド接続とレイアウト	35
A1、A0 = 0、1、1、1、パワーオン・リセット = 0000 Hex)	24	アプリケーション	35
メインADCデータ・リザルト・レジスタ (DATA 0):(A3、A2、		圧力計測	36
A1、A0 = 0、1、0、1、パワーオン・リセット = 000000 Hex)	26	温度計測	37
補助ADCデータ・リザルト・レジスタ (DATA 1):(A3、A2、A1、		3線式RTD構成	38
A0 = 0、1、1、0、パワーオン・リセット = 0000 Hex)	26	スマート・トランスミッタ	38
メインADCオフセット・キャリブレーション係数レジスタ		外形寸法	40
(OFF0):(A3、A2、A1、A0 = 1、0、0、0、			
パワーオン・リセット = 800000 Hex)	26		
補助ADCオフセット・キャリブレーション係数レジスタ (OFF1):			
(A3、A2、A1、A0 = 1、0、0、1、			
パワーオン・リセット = 8000 Hex)	26		

AD7719 仕様¹

(特に指定のない限り、AV_{DD} = 2.7 ~ 3.6Vまたは4.75 ~ 5.25V、DV_{DD} = 2.7 ~ 3.6Vまたは4.75 ~ 5.25V、REFIN(+) = 2.5V、REFIN(-) = AGND、AGND = DGND = 0V、XTAL1/XTAL2 = 32.768kHzクリスタル・オシレータ、すべての仕様はT_{MIN} ~ T_{MAX}で規定)

パラメータ	AD7719B	単位	テスト条件
ADCチャンネルの仕様 出力更新レート	5.4 105	Hz min Hz max	両チャンネルを同期 0.732msステップで増加
メイン・チャンネル ノー・ミスコード ² 分解能 出力ノイズおよび更新レート 積分非直線性 オフセット誤差 ³ オフセット誤差ドリフトの温度特性 ⁴ フルスケール誤差 ^{5, 8, 9} ゲイン・ドリフトの温度特性 ⁴ 電源除去比 (PSR)	24 13 18 表IIIVを参照 ±10 ±3 ±10 ±10 ±0.5 80	ビット min ビット p-p ビット p-p FSR maxのppm μV typ nV/ typ μV typ ppm/ typ dB min	20Hz更新レート ±20mV範囲、20Hz更新レート ±2.56V範囲、20Hz更新レート 2ppm(Typ)キャリブレーション済み状態で $FSR = \frac{2 \times 1024 \text{ REFIN1}}{\text{ゲイン}}$ 入力範囲 = ±2.56V、100dB(typ) ±20mV範囲で110dB(typ)
アナログ入力 差動入力電圧範囲 ADC範囲のマッチング AIN電圧絶対限界値 アナログ入力電流 ² DC入力電流 DC入力電流ドリフト AIN電圧絶対限界値 アナログ入力電流 DC入力電流 DC入力電流ドリフト ノーマル・モード除去比 ^{2, 6} @50Hz @60Hz コモン・モード除去比 @DC @50Hz ² @60Hz ²	±1.024 × REFIN1/GAIN ±2 AGND + 100 mV AV _{DD} - 100 mV ±1 ±5 AGND - 30 mV AV _{DD} + 30 mV ±125 ±2 100 100 90 100 100	V nom μV typ V min V max nA max pA / °C typ V min V max nA/V typ pA/V/ typ dB min dB min dB min dB min	REFIN1 = REFIN1(+) - REFIN1(-) ゲイン = 1 ~ 128 入力電圧 = 19mV(全範囲) BUF = 0、バッファありモードの動作 BUF = 0 BUF = 1、バッファなしモードの動作 BUF = 1、バッファなしモードの動作 入力電流は入力電圧により変化 50Hz ± 1Hz、16.65Hz更新レート、SF = 82 60Hz ± 1Hz、20Hz更新レート、SF = 68 入力範囲 = ±2.56V、AIN = 1V 100dB(typ) ± 20mV範囲で110dB(typ) 50Hz ± 1Hz、範囲 = ±2.56V、AIN = 1V 60Hz ± 1Hz、範囲 = ±2.56V、AIN = 1V
リファレンス入力 (REFIN1) REFIN1電圧 REFIN1電圧範囲 ² REFIN1コモン・モード範囲 基準DC入力電流ドリフト 基準DC入力電流ドリフト ノーマル・モード除去比 ^{2, 6} @50Hz @60Hz コモン・モード除去比 @DC @50Hz @60Hz リファレンス検出回路レベル	2.5 1 AV _{DD} AGND - 30 mV AV _{DD} + 30 mV 0.5 ±0.01 100 100 110 110 110 0.3 0.65	V nom V min V max V min V max μA/V typ nA/V/ typ dB min dB min dB typ dB typ dB typ V min V max	REFIN1 = REFIN1(+) - REFIN1(-) 50Hz ± 1Hz、SF = 82 60Hz ± 1Hz、SF = 68 入力範囲 = ±2.56V、AIN = 1V 50Hz ± 1Hz、範囲 = 2.56V、AIN = 1V 60Hz ± 1Hz、範囲 = 2.56V、AIN = 1V VREF < 0.3Vの場合はNOXREFビットがアクティブ VREF > 0.65Vの場合はNOXREFビットが非アクティブ
補助チャンネル ノー・ミスコード ² 分解能 出力ノイズおよび更新レート 積分非直線性	16 16 表VIと表VIIIを参照 ±15	Bits min Bits p-p FSR maxのppm	±2.5V範囲、20Hz更新レート

AD7719

パラメータ	AD7719B	単位	テスト条件
補助チャンネル(続き) オフセット誤差 ³ オフセット誤差ドリフトの温度特性 ⁴ フルスケール誤差 ^{8, 9} ゲイン・ドリフトの温度特性 ⁴ 負フルスケール誤差 電源除去比(PSR)	± 3 ± 10 ± 0.75 0.5 ± 1 70	μ V typ nV/ °C typ LSB typ ppm/ typ LSB typ dB min	チャンネル選択 = AIN5/AIN6 AIN = 1V入力範囲 = ± 2.5V、80dB(Typ)
アナログ入力 差動入力電圧範囲 AIN電圧絶対限界値 アナログ入力電流 DC入力電流 DC入力電流ドリフト ノーマル・モード除去比 ^{2, 6} @50Hz @60Hz コモン・モード除去比 @DC @50Hz ² @60Hz ²	± REFIN2 ± REFIN2/2 AGND - 30 mV AV _{DD} + 30 mV ± 125 ± 2 100 100 85 90 90	V nom V nom V min V max nA/V typ pA/V/ typ dB min dB min dB min dB min dB min	ARN = 1 ARN = 0 バツファなし入力 入力電流は入力電圧により変化 50Hz ± 1Hz、SF = 82 60Hz ± 1Hz、SF = 68 入力範囲 = ± 2.5V、AIN = 1V 50Hz ± 1Hz、範囲 = 2.5V、AIN = 1V 60Hz ± 1Hz、範囲 = 2.5V、AIN = 1V
リファレンス入力(REFIN2) REFIN2電圧 REFIN2範囲 ² 基準DC入力電流 ² 基準DC入力電流ドリフト	2.5 1 AVDD 0.2 0.003	V nom V min V max μ A/V typ nA/V/ typ	AGND基準
励起電流源 (IEXC1およびIEXC2) 出力電流 25 °Cでの初期公差 ドリフト 25 °Cでの初期電流一致 ドリフトの一致 電源レギュレーション(AV _{DD}) 負荷レギュレーション 出力適合範囲 AGND	200 ± 10 20 ± 1 1 2.1 300 AVDD - 0.6 - 30 mV	μ A nom % typ ppm/ typ % typ ppm/ typ μ A/V max nA/V typ V max V min	IEXC1とIEXC2間の一致 無負荷 AV _{DD} = 5V ± 5%、1.25 μ A/V(Typ)
ローサイド・パワー・スイッチ (SW1およびSW2) R _{ON} 許容電流 ²	5 7 20	max max mA max	AV _{DD} = 5V、3 (Typ) AV _{DD} = 3V、4.5 (Typ) 各スイッチ当たりの連続電流
温度センサー 精度	特性5を参照	typ	
トランスデューサ・バーンアウト AIN(+)電流 AIN(-)電流 25 °Cでの初期公差 ドリフト	- 100 + 100 ± 15 0.03	nA typ nA typ % typ %/ typ	
システム・キャリブレーション ^{10, 2} フルスケール・キャリブレーション限界 ゼロスケール・キャリブレーション限界 入力スパン	1.05 × FS ¹¹ - 1.05 × FS 0.8 × FS 2.1 × FS	V max V min V min V max	

パラメータ	AD7719B	単位	テスト条件
ロジック入力			
SCLKとXTAL12を除く全入力			
V_{INL} 、入力ローレベル電圧	0.8 0.4	V max V max	$DV_{DD} = 5V$ $DV_{DD} = 3V$
V_{INH} 、入力ハイレベル電圧	2.0	V min	$DV_{DD} = 3V$ または5V
SCLKの場合(シュミット・トリガー入力) ²			
$V_{T(+)}$	2001.4.2	V min/V max	$DV_{DD} = 5V$
$V_{T(-)}$	0.8/1.4	V min/V max	$DV_{DD} = 5V$
$V_{T(+)}$ $V_{T(-)}$	0.3/0.85	V min/V max	$DV_{DD} = 5V$
$V_{T(+)}$	0.95/2	V min/V max	$DV_{DD} = 3V$
$V_{T(-)}$	0.4/1.1	V min/V max	$DV_{DD} = 3V$
$V_{T(+)}$ $V_{T(-)}$	0.3/0.85	V min/V max	$DV_{DD} = 3V$
XTAL1の場合 ²			
V_{INL} 、入力ローレベル電圧	0.8	V max	$DV_{DD} = 5V$
V_{INH} 、入力ハイレベル電圧	3.5	V min	$DV_{DD} = 5V$
V_{INL} 、入力ローレベル電圧	0.4	V max	$DV_{DD} = 3V$
V_{INH} 、入力ハイレベル電圧	2.5	V min	$DV_{DD} = 3V$
入力電流	± 10 - 70	μA max μA max	$V_{IN} = DV_{DD}$ $V_{IN} = DGND$ 、5Vで - 40 μA (Typ) および3Vで - 20 μA
入力容量 ²	10	pF typ	全デジタル入力
ロジック出力(XTAL2以外)			
V_{OH} 、出力ハイレベル電圧 ²	$DV_{DD} - 0.6$	V min	$DV_{DD} = 3V$ 、 $I_{SOURCE} = 100 \mu A$
V_{OL} 、出力ローレベル電圧 ²	0.4	V max	$DV_{DD} = 3V$ 、 $I_{SINK} = 100 \mu A$
V_{OH} 、出力ハイレベル電圧 ²	4	V min	$DV_{DD} = 5V$ 、 $I_{SOURCE} = 200 \mu A$
V_{OL} 、出力ローレベル電圧 ²	0.4	V max	$DV_{DD} = 5V$ 、 $I_{SINK} = 1.6mA$
フローティング状態リーク電流	± 10	μA max	
フローティング状態出力容量	± 10	pF typ	
データ出力コーディング	バイナリ オフセット・バイナリ		ユニポーラ・モード バイポーラ・モード
I/Oポート ⁷			I/Oポート電圧は AV_{DD} とAGNDを基準
V_{INL} 、入力ローレベル電圧 ²	0.8 0.4	V max V max	$AV_{DD} = 5V$ $AV_{DD} = 3V$
V_{INH} 、入力ハイレベル電圧 ²	2.0	V min	$AV_{DD} = 3V$ または5V
入力電流	± 10 - 70	μA max μA max	$V_{IN} = DV_{DD}$ $V_{IN} = AGND$ 、 $AV_{DD} = 5V$ で - 40 μA (Typ) および $AV_{DD} = 3V$ で - 20 μA
入力容量	10	pF typ	全デジタル入力
V_{OH} 、出力ハイレベル電圧 ²	$AV_{DD} - 0.6$	V min	$AV_{DD} = 3V$ 、 $I_{SOURCE} = 100 \mu A$
V_{OL} 、出力ローレベル電圧 ²	0.4	V max	$AV_{DD} = 3V$ 、 $I_{SINK} = 100 \mu A$
V_{OH} 、出力ハイレベル電圧 ²	4	V min	$AV_{DD} = 5V$ 、 $I_{SOURCE} = 200 \mu A$
V_{OL} 、出力ローレベル電圧 ²	0.4	V max	$AV_{DD} = 5V$ 、 $I_{SINK} = 1.6mA$
フローティング状態出力リーク電流	± 10	μA max	
フローティング状態出力容量	± 10	pF typ	
スタートアップ時間			
パワーオン時	300	ms typ	
アイドル・モードから復帰時	1	ms typ	
パワーダウン・モードから復帰時	1	ms typ	パワーダウンでオシレータ・アクティブ
	300	ms typ	オシレータ・パワーダウン
電源条件			
電源電圧			
$AV_{DD} - AGND$	2.7/3.6 4.75/5.25	V min/max V min/max	$AV_{DD} = 3V$ nom $AV_{DD} = 5V$ nom
$DV_{DD} - DGND$	2.7/3.6 4.75/5.25	V min/max V min	$DV_{DD} = 3V$ nom $DV_{DD} = 5V$ nom
電源電流			
DI_{DD} 電流(ノーマル・モード) ¹²	0.6 0.75	mA max mA max	$DV_{DD} = 3V$ 、0.5 mA typ $DV_{DD} = 5V$ 、0.6 mA typ

AD7719

パラメータ	AD7719B	単位	テスト条件
電源電流(続き)			
AI _{DD} 電流(メインADC)	1.1	mA max	AV _{DD} = 3Vまたは5V、バッファありモード、0.85mA(typ)
	0.55	mA max	AV _{DD} = 3Vまたは5V、バッファなしモード、0.45mA(typ)
AI _{DD} 電流(補助ADC)	0.3	mA max	AV _{DD} = 3Vまたは5V、0.25mA(typ)
AI _{DD} 電流(メインADCおよび補助ADC)	1.25	mA max	AV _{DD} = 3Vまたは5V、メインADCバッファあり、1mA(typ)
DI _{DD} (ADCディスエーブル・モード) ¹³	0.35	mA max	DV _{DD} = 3V、0.25 mA typ
	0.4	mA max	DV _{DD} = 5V、0.3 mA typ
AI _{DD} (ADCディスエーブル・モード)	0.15	mA max	AV _{DD} = 3Vまたは5V
DI _{DD} (パワーダウン・モード)	10	μ A max	DV _{DD} = 3V、32.768kHzオシレータ動作
	2	μ A max	DV _{DD} = 3V、オシレータはパワーダウン
	30	μ A max	DV _{DD} = 5V、32.768kHzオシレータ動作
	8	μ A max	DV _{DD} = 5V、オシレータはパワーダウン
AI _{DD} (パワーダウン・モード)	1	μ A max	AV _{DD} = 3Vまたは5V

- 注
- 温度範囲: -40 ~ +85
 - 製品リリース時に設計および/またはキャラクタライゼーション・データにより保証。
 - システム・ゼロ・キャリブレーションによりこれらの誤差を除去。
 - 任意の温度でのキャリブレーションによりこのドリフト誤差を除去。
 - メインADCは、出荷時に、AV_{DD} = DV_{DD} = 4V、T_A = 25、REFIN1(+) - REFIN1(-) = 2.5Vでキャリブレーションされています。ユーザーの電源条件または温度条件がこれより大幅に異なる場合は、内部フルスケール・キャリブレーションにより、この誤差を公表してある仕様に戻します。システム・キャリブレーション機能を使って、この誤差をノイズと同等レベルまで減少させることができます。フルスケール誤差は、正と負の両フルスケールに適用されます。
 - 19.8Hz (SF = 69) 更新レートを使って、50Hzと60Hzの同時除去を行います。この場合のノーマル・モード除去比は最小60dBです。
 - I/Oポートの入力レベルと出力レベルは、AV_{DD}とAGNDを基準にします。
 - システム・フルスケール・キャリブレーションでこの誤差が除去されます。
 - ユーザー・セルフ・キャリブレーション後のゲイン誤差は ±10 μV (typ) になります。
 - キャリブレーション後に、アナログ入力为正のフルスケールを超えると、コンバータ出力は全ビット1になります。キャリブレーション後に、アナログ入力為負のフルスケールを下回ると、コンバータ出力は全ビット0になります。
 - FS = フルスケール入力。メインADCでFS = 1.024 × REFIN1 / ゲイン、ここでREFIN1 = REFIN1(+) - REFIN1(-)。補助ADCコントロール・レジスタ (AD1CON) 内でARN = 1のときは、補助ADCのFS = REFIN2、ARN = 0のときは、補助ADCのFS = REFIN2/2。
 - ノーマル・モードとは、メインADCと補助ADCの両方が動作中を意味します。
 - メインADCコントロール・レジスタと補助ADCコントロール・レジスタ内でAD0ENビットとAD1ENをそれぞれ0に、モード・レジスタ内でモード・ビット (MD2、MD1、MD0) を非0に、それぞれ設定すると、ADCディスエーブル状態になります。
- 仕様は予告なく変更されることがあります。

絶対最大定格¹

(特に指定のない限り、T_A = 25)

AV _{DD} ~ AGND	- 0.3 ~ +7V
AV _{DD} ~ DGND	- 0.3 ~ +7V
DV _{DD} ~ AGND	- 0.3 ~ +7V
DV _{DD} ~ DGND	- 0.3 ~ +7V
AGND ~ DGND ²	- 20 ~ +20mV
PWRGND ~ AGND	- 20 ~ +20mV
AV _{DD} ~ DGND	- 5 ~ +5V
アナログ入力電圧 ~ AGND	- 0.3V ~ AV _{DD} + 0.3V
リファレンス入力 ~ AGND	- 0.3V ~ AV _{DD} + 0.3V
総合AIN/REFIN電流 (不定)	30mA
デジタル入力電圧 ~ DGND	- 0.3V ~ DV _{DD} + 0.3V
デジタル出力電圧 ~ DGND	- 0.3V ~ DV _{DD} + 0.3V
動作温度範囲	- 40 ~ +85
保管温度範囲	- 65 ~ +150

接合部温度..... 150

SOICパッケージ

J _A 熱抵抗	71.4 /W
J _C 熱抵抗	23 /W

TSSOPパッケージ

J _A 熱抵抗	97.9 /W
J _C 熱抵抗	14 /W

ピン温度、ハンダ処理

蒸着 (60秒)	215
赤外線 (15秒)	220

注

- 上記の絶対最大定格を超えるストレスを加えるとデバイスに恒久的な損傷を与えることがあります。この規定はストレス定格の規定のみを目的とするものであり、この仕様の動作セクションに記載する規定値以上でのデバイス動作を定めたものではありません。デバイスを長時間絶対最大定格状態に置くとデバイスの信頼性に影響を与えます。
- AGNDとDGNDはAD7719の内部で接続されています。

オーダー・ガイド

製品モデル	温度範囲	パッケージ	パッケージ・オプション
AD7719BR	- 40 ~ +85	SOIC	R-28
AD7719BRU	- 40 ~ +85	TSSOP	RU-28
EVAL-AD7719EB		評価ボード	

タイミング特性^{1, 2} (特に指定のない限り、 $AV_{DD} = 2.7 \sim 3.6V$ または $AV_{DD} = 4.75 \sim 5.25V$ 、 $DV_{DD} = 2.7 \sim 3.6V$ または $DV_{DD} = 4.75 \sim 5.25V$ 、 $AGND = DGND = 0V$ 、 $X_{TAL} = 32.768kHz$ 、入力ロジック0 = 0V、ロジック1 = DV_{DD})

パラメータ	TMIN、TMAXでの 限界値(Bバージョン)	単位	条件/コメント
t_1	32.768	kHz typ	クリスタル・オシレータ周波数
t_2	50	ns min	RESETパルス幅
読み出し動作			
t_3	0	ns min	\overline{RDY} から \overline{CS} までのセットアップ・タイム
t_4	0	ns min	\overline{CS} 立ち下がりエッジからSCLKのアクティブ・エッジまでのセットアップ・タイム ³
t_5^4	0	ns min	SCLKのアクティブ・エッジからデータ有効までの遅延 ³
	60	ns max	$DV_{DD} = 4.75 \sim 5.25V$
	80	ns max	$DV_{DD} = 2.7 \sim 3.6V$
$t_{5A}^{4,5}$	0	ns min	\overline{CS} の立ち下がりエッジからデータ有効までの遅延 ³
	60	ns max	$DV_{DD} = 4.75 \sim 5.25V$
	80	ns max	$DV_{DD} = 2.7 \sim 3.6V$
t_6	100	ns min	SCLKハイ・パルス幅
t_7	100	ns min	SCLKロー・パルス幅
t_8	0	ns min	\overline{CS} の立ち上がりエッジからSCLKの非アクティブ・エッジまでのホールド・タイム ³
t_9^6	10	ns min	SCLKの非アクティブ・エッジからのバス開放時間 ³
	80	ns max	
t_{10}	100	ns max	SCLKのアクティブ・エッジから \overline{RDY} のハイレベルまで ^{3, 7}
書き込み動作			
t_{11}	0	ns min	\overline{CS} の立ち下がりエッジからSCLKのアクティブ・エッジまでのセットアップ・タイム ³
t_{12}	30	ns min	データ有効からSCLKエッジまでのセットアップ・タイム
t_{13}	25	ns min	データ有効からSCLKエッジまでのホールド・タイム
t_{14}	100	ns min	SCLKハイ・パルス幅
t_{15}	100	ns min	SCLKロー・パルス幅
t_{16}	0	ns min	\overline{CS} の立ち上がりエッジからSCLKエッジまでのホールド・タイム

注

- 初期リリース時はサンプル・テストにより適合性を保証。すべての入力信号は $t_r = t_f = 5ns$ (DV_{DD} の10~90%)で規定し、1.6Vの電圧レベルからの時間とします。
- 図2と図3を参照。
- SCLKのアクティブ・エッジとは、SCLKの立ち下がりエッジを意味します。
- これらの値は図1に示す負荷回路で測定し、出力がVOL規定値またはVOH規定値と交叉するまでに必要な時間と定義します。
- SCLKがローレベルのときに \overline{CS} がローレベルになった場合のみ、この仕様が適用されます。主に、DSPマシンに対するインターフェースのために必要とされます。
- これらの値は、図1の負荷回路でデータ出力が0.5V変化するときを要する時間の測定値から導出。この測定値に外挿を行い、50pFコンデンサの充放電の影響を除去してあるため、タイミング特性で使用する時間はデバイスの真のバス開放時間であることを意味し、外部バスの負荷容量に無関係であることを意味します。
- 両ADCを読み出した後、 \overline{RDY} はハイレベルに戻ります。 \overline{RDY} がハイレベルの間に、同一データを再度読み出すことができますが、2回目の読み出しは次の出力更新に近いところで読み出したのではないことに注意してください。




図1 タイミング特性の負荷回路

注意

ESD (静電放電) の影響を受けやすいデバイスです。4000Vもの高圧の静電気が人体やテスト装置に容易に帯電し、検知されることなく放電されることがあります。本製品には当社独自のESD保護回路を備えています。高エネルギーの静電放電を受けたデバイスには回復不可能な損傷が発生することがあります。このため、性能低下や機能喪失を回避するために、適切なESD予防措置をとるようお奨めします。



AD7719

デジタル・インターフェース

概要で先述したように、AD7719のプログラマブルな機能は、内蔵レジスタのセットを使って制御します。これらのレジスタには、デバイスのシリアル・インターフェースを経由してデータが書き込まれ、内蔵レジスタの読み出しもこのインターフェースを使って行います。AD7719に対するすべての通信は、コミュニケーション・レジスタへの書き込み動作で開始されます。パワーオンまたはRESETの後、デバイスはコミュニケーション・レジスタへの書き込みを待ちます。コミュニケーション・レジスタに書き込まれたデータから、次のデータ転送動作が読み出し / 書き込みのどちらかであるかと、どのレジスタが対象となるかを知ります。したがって、デバイス上の他のすべてのレジスタに対する書き込みアクセスは、コミュニケーション・レジスタへの書き込み動作で開始し、その後に選択したレジスタに対する書き込みが続きます。デバイス上の他のすべてのレジスタ 出力データ・レジスタも含む からの読み出し動作は、コミュニケーション・レジスタへの書き込み動作で開始し、その後に選択したレジスタからの読み出しが続きます。

AD7719のシリアル・インターフェースは、 \overline{CS} 、SCLK、DIN、DOUT、RDYの5つの信号から構成されています。DINラインは内蔵レジスタにデータを転送するときに、DOUTラインは内蔵レジスタからデータを取り出すときに、それぞれ使います。SCLKはデバイスのシリアル・クロック入力であり、すべてのデータ転送 (DINまたはDOUT上での転送) は、このSCLK信号を基準として実行されます。RDYラインはステータス信号として使い、AD7719データ・レジスタからのデータ読み出しが可能であることを表示します。メインADCまたは補助ADCの出力レジスタに新しいデータ・ワードが設定されると、RDYがローレベルになります。データ・レジスタからの読み出し動作が完了すると、この信

号はハイレベルに戻ります。この信号は出力レジスタの更新前にもハイレベルになり、デバイスからの読み出しができないことを表示して、レジスタの更新中にデータが読み出されることを防止します。 \overline{CS} はデバイスを選択するときに使います。シリアル・バスに複数のデバイスが接続されているシステムでは、AD7719指定のアドレス・デコードにも \overline{CS} を使えます。

図2と図3に、デバイスのデコードに \overline{CS} を使ったAD7719に対するインターフェースのタイミング図を示します。図3にAD7719の出力シフト・レジスタの読み出し動作を、図2に入力シフト・レジスタに対する書き込み動作を、それぞれ示します。最初の読み出し動作の後に、RDYラインがハイレベルに戻った後でも、出力レジスタから同じデータを読み出すことができず、次の出力更新が開始される前に読み出し動作が完了するように、注意する必要があります。

AD7719のシリアル・インターフェースは、 \overline{CS} 入力をローレベルに固定して、3線式モードで動作させることもできます。この場合、SCLK、DIN、DOUTの各ラインはAD7719との通信に使い、RDYステータス・ビット (RDY0とRDY1) はステータス・レジスタから取得できます。この方式は、マイクロコントローラとのインターフェースに適しています。デコーディング信号としてCSが必要な場合は、ポートのビットからつくることができます。マイクロコントローラ・インターフェースに対しては、各データ転送の間にSCLKがアイドル・ハイになることが推奨されます。

AD7719では、 \overline{CS} をフレーム同期信号として使った動作も可能です。この方式は、DSPインターフェースに適しています。この場合、DSPでは通常、 \overline{CS} がSCLKの立ち下がりがエッジの後に発生するため、先頭ビット (MSB) は実質的に \overline{CS} によるクロック駆動されます。タイミング数に従う限り、SCLK各データ転送の間も動作し続けることができます。




図2 書き込みサイクルのタイミング図





図3 読み出しサイクルのタイミング図

シリアル・インターフェースは、デバイスのRESET入力を使ってリセットできます。DIN入力に一連の“1”を書き込むことにより、リセットすることもできます。少なくとも32シリアル・クロック・サイクル間連続するロジック1をAD7719 DINラインに書き込むと、シリアル・インターフェースがリセットされます。ソフトウェア・エラーまたはシステム内のグリッチによりインターフェースが機能しなくなった場合、この方法を使って、3線式システムを既知状態にリセットできます。この状態では、コミュニケーション・レジスタに対する書き込み動作待ちの状態にインターフェースを戻します。この動作では全レジスタがパワーオン・リセット値にリセットされます。マイクロプロセッサまたはマイクロコントローラによっては、シリア

ル・インターフェースにシリアル・データ・ラインを1本しか持たないものもあります。この場合には、AD7719のDATA OUTラインとDATA INラインと一緒にプロセッサ1本のデータ・ラインに接続できます。この1本のデータ・ラインには10k のプルアップ抵抗が必要です。この場合、読み出し動作と書き込み動作で同一ラインを共用しているため、インターフェースが機能しなくなったときに、既知状態に戻す手順は前述の方法と少し異なります。24シリアル・クロック・サイクルを要する読み出し動作の後に、少なくとも32シリアル・クロック・サイクル間連続するロジック1を書き込む動作を行うと、シリアル・インターフェースを既知の状態に戻すことができます。

ピン配置




ピン機能の説明

ピン番号	記号	機能
1	I/OUT1	内蔵200 μ A励起電流源の出力。電流源IEXC1またはIEXC2または両方をこの出力に接続できます。
2	I/OUT2	内蔵200 μ A励起電流源の出力。電流源IEXC1またはIEXC2または両方をこの出力に接続できます。
3	AVDD	アナログ電源電圧。
4	AGND	アナログ・グラウンド。
5	REFIN1 (-)	メインADCチャンネルの負側リファレンス入力。このリファレンス入力範囲は、AGND ~ AV _{DD} - 1Vです。
6	REFIN1 (+)	メインADCチャンネルの正側リファレンス入力。REFIN1 (+) の入力範囲はAV _{DD} ~ AGND + 1Vです。公称リファレンス (REFIN1 (+) - REFIN1 (-)) は2.5Vですが、デバイスは1V ~ AV _{DD} の範囲で動作します。
7	AIN1	アナログ入力。AIN1はメイン・チャンネル専用です。
8	AIN2	アナログ入力。AIN2はメイン・チャンネル専用です。
9	AIN3	アナログ入力。AIN3は、メイン・チャンネルまたは補助チャンネルと多重化できます。
10	AIN4	アナログ入力。AIN4は、メイン・チャンネルまたは補助チャンネルと多重化できます。
11	AIN5	アナログ入力。AIN5は補助チャンネル専用で、AIN6またはAGNDを基準とします。
12	AIN6	アナログ入力。AIN6は補助チャンネル専用です。このピンは差動入力モードでAIN5と差動入力対を構成します。また、擬似差動モードではAGNDを基準とします。
13	REFIN2	補助チャンネルのシングルエンド基準入力。公称入力リファレンスは2.5Vです。補助チャンネルは入力基準範囲1V ~ AV _{DD} で動作します。
14	P4	汎用I/Oビット。入力と出力の電圧レベルは、AV _{DD} とAGNDを基準とします。
15	P3	汎用I/Oビット。入力と出力の電圧レベルは、AV _{DD} とAGNDを基準とします。

AD7719


ピン機能の説明 (続き)

ピン番号	記号	機能
16	P2/SW2	共用ピン。AV _{DD} ~ AGNDの電圧を出力する汎用出力 (P2) ビットとして、またはPWRGNDとの間でローサイド・パワー・スイッチ (SW2) として、機能できます。
17	PWRGND	ローサイド・パワー・スイッチSW2とSW1のグラウンド・ポイント。PWRGNDはAGNDに接続する必要があります。
18	P1/SW1	共用ピン。AV _{DD} ~ AGNDの電圧を出力する汎用出力 (P1) ビットとして、またはPWRGNDに対するローサイド・パワー・スイッチ (SW1) として、機能できます。
19	RESET	ADCをパワーオン・リセット状態にリセットするときに使うデジタル入力。この入力ピンにはDV _{DD} に接続された弱いプルアップがついています。
20	SCLK	ADCとの間のデータ転送に対するシリアル・クロック入力。SCLKにはシュミット・トリガー入力が入蔵されているため、光アイソレーション・アプリケーションのインターフェースに適しています。全転送データがパルスの連続である場合、シリアル・クロックも連続にできます。一方、AD7719から送信される情報が小さい塊のデータである場合は、非連続クロックにすることもできます。SCLK入力には、DV _{DD} に接続された弱いプルアップがついています。
21	CS	チップ・セレクト入力。アクティブ・ローのロジック入力で、AD7719を選択するときに使います。CSは、シリアル・バスに複数のデバイスが接続されているシステム内でAD7719を選択するときに使えます。また、デバイスと通信する際にフレーム同期信号として使うこともできます。AD7719を3線式モードで使うときはCSをローレベルにハードウェア接続して、SCLK、DIN、DOUTをデバイスとのインターフェースに使えます。CS入力には、DV _{DD} に接続された弱いプルアップがついています。
22	RDY	RDYは、AD7719から出力されるロジック・ローのステータス出力です。メインADCチャンネルまたは補助ADCチャンネルのデータ・レジスタに有効なデータが存在する場合に、RDYはローレベルになります。データ・レジスタからの読み出し動作が完了すると、この出力はハイレベルに戻ります。データが読み出されない場合、RDYは次の更新の前にハイレベルに戻り、読み出し動作が開始されなかったことを表示します。また、RDYピンはキャリブレーション・サイクルの完了時にもローレベルに戻ります。RDYピンは、ステータス・レジスタのRDY0ビットとRDY1ビットのデジタルNOR関数になっています。一方のADCがディスエーブルにされると、RDYピンはアクティブなADCの方を表示します。モード・ビットの書き込みを行って新しい変換またはキャリブレーションをイネーブルにするまで、キャリブレーションが終わっても、RDYはハイレベルに戻りません。RDYピンはメインADCと補助ADCの両方の情報を表示するため、メインADCまたは補助ADCの一方をディスエーブルにする場合、データ・レジスタを直ちに読み出して、RDYビットが非アクティブに戻れるようにし、動作中のアクティブADCでの出力データ更新を表示できるようにRDYピンを開放してやる必要があります。
23	DOUT	AD7719の出力シフト・レジスタにアクセスするシリアル・データ出力。出力シフト・レジスタには、データ・レジスタ、キャリブレーション・レジスタ、またはコントロール・レジスタからのデータを格納できます。
24	DIN	AD7719の入力シフト・レジスタにアクセスするシリアル・データ入力。このシフト・レジスタ内のデータは、コミュニケーション・レジスタ内の選択ビットに応じて、ADC内のキャリブレーション・レジスタまたはコントロール・レジスタに転送されます。DIN入力には、DV _{DD} に接続された弱いプルアップがついています。
25	DGND	デジタル回路のグラウンド基準ポイント。
26	DV _{DD}	公称3Vまたは5Vのデジタル電源電圧。
27	XTAL2	32kHzのクリスタル・オシレータ発振インバータの出力。
28	XTAL1	32kHzのクリスタル・オシレータ発振インバータの入力。




$AV_{DD} = DV_{DD} = 5V$
 入力範囲 = $\pm 20mV$
 $REFIN(+)-REFIN(-) = 2.5V$
 更新レート = 19.79Hz
 メインADCはバッファありモード
 $RMSノイズ = 0.58 \mu Vrms$
 $T_A = 25$
 $V_{REF} = 2.5V$


特性1 $\pm 20mV$ 入力範囲、19.79Hz更新レートでの代表的なノイズ・プロット




特性4 ノー・ミスコード性能




特性2 ノイズ分布のヒストグラム



特性5 温度センサーの精度




特性3 RMSノイズ対リファレンス入力



特性6 フルスケール誤差の分布

AD7719



デュアル・チャンネルADC回路

概要

AD7719は内蔵デジタル・フィルタ付きの2個の独立したADC（メインおよび補助）を内蔵しており、重量計、応力計、圧力トランスデューサ、または温度計測アプリケーションなど、広いダイナミックレンジを持つ低周波信号の計測を目的に設計されています。

メイン・チャンネル

このチャンネルは、メイン・センサー入力の変換を目的とします。このチャンネルはバッファあり / バッファなしモードで動作でき、 $\pm 20\text{mV} \sim \pm 2.56\text{V}$ の8種類の入力電圧範囲を設定できます。このチャンネルは、2チャンネルの差動入力（AIN1/AIN2とAIN3/AIN4）または3チャンネルの擬似差動入力（AIN1/AIN4、AIN2/AIN4、AIN3/AIN4）として設定できます。入力チャンネルでバッファを使用することは、アナログ入力で大きな信号源インピーダンスに対応でき、必要に応じて、アナログ入力にR、Cフィルタを接続できること、ノイズの除去またはRFIの削減のためを意味します。バッファなしモードで動作させると、低消費電力アプリケーションで消費電力を削減できますが、信号源インピーダンスによりゲイン誤差が発生するため、注意が必要です。また、メインADCには、オン / オフ切替え可能なセンサー・バーンアウト電流もついています。これらの電流は、選択したチャンネルのトランスデューサが動作中であることを計測前に確認するときに使えます。このADCはシグマ・デルタ変換技術を採用して、最大24ビットのノー・ミスコード性能を実現しています。このシグマ・デルタ変調器は、サンプルした入力信号をデジタル・パルス列に変換します。

このパルス列のデューティ・サイクルにデジタル情報が含まれています。プログラマブルなSinc³ローパス・フィルタを使って、変調器出力データ・ストリームをデシメーションするため、プログラマブルな出力レート5.35 ~ 105.0Hz（186.77 ~ 9.52ms）で有効なデータ変換結果を得ます。ADCチャンネルのオフセット誤差を最小にするためにチョッピング方式も採用しています。図4に、メインADC入力チャンネルのブロック図を示します。変調器ループのサンプリング周波数は、入力信号の帯域幅の何倍かが使用されます。変調器内の積分器はA/D変換のために発生する量子化ノイズを整形して、ノイズを変調器周波数の1/2より上方に移動するようにします。シグマ・デルタ変調器の出力は直接デジタル・フィルタに接続されます。このデジタル・フィルタは、変調器周波数の1/2より大幅に低い周波数になるように応答を帯域制限します。この方法により、コンパレータの1ビット出力が、AD7719ADCからの帯域制限されたローノイズ出力に変換されます。このAD7719のフィルタはローパスSinc³すなわち $\text{sinc}(x)/x^3$ フィルタです。このフィルタの主な機能は変調器で発生する量子化ノイズを除去することです。フィルタのカットオフ周波数とデシメーション済み出力データのレートは、フィルタ・レジスタに設定されるSFワードを使って設定できます。

採用しているチョッピング方式はシグナル・チェーン全体をチョップする方式であり、優れたDCオフセットとオフセット・ドリフト仕様を示し、ドリフト、ノイズ除去比、最適EMI除去比が重要となるアプリケーションでは極めて有益です。チョッピングでは、ADCは入力の反転を繰り返します。このため、Sinc³フィルタから出力されるデシメーション済みのデジタル出力ワードには、正のオフセット項と負のオフセット項が含まれています。最終の加算ステージが各ADCに設けてあり、ここでフィルタからの各出力ワードが加算され、直前のフィルタ出力と平均されて、新しい有効出力結果がADCデータ・レジスタに書き込まれます。

補助チャンネル

補助チャンネルは、低温接合ダイオードやサーミスタからのような補助入力を変換するためのものです。このチャンネルはバッファなしで、入力範囲は $\pm \text{REFIN2}$ または $\pm \text{REFIN2}/2$ で、補助ADCコントロール・レジスタ AD1CON 内のARNビットで選択されます。AIN3とAIN4は、補助チャンネルに対するAGNDを基準とするシングルエンド入力として、一方、AIN5とAIN6は差動入力対、または、AIN5をもう一つのシングル・エンド入力（ただしAIN6はAGNDに接続）として、それぞれ使用できます。図5に、補助ADCチャンネルのブロック図を示します。




図4 メインADCチャンネルのブロック図




図5 補助ADCチャンネルのブロック図

両チャンネル

補助チャンネルの動作はメイン・チャンネルと同じですが、補助チャンネルにはPGAがありません。入力マルチプレクサには入力チョッピングが採用されており、出力チョッピングは変調器出力にあるXORゲートで実行されます。チョッピングされた変調器ビット・ストリームはSinc³フィルタに入力されます。Sinc³デシメーション係数の設定は8ビット・レジスタSFに制限されますが、実際のデシメーション係数は、レジスタ値の8倍になります。Sinc³フィルタからのデシメーションされた出力レート（およびADC変換レート）は次式で表されます。

$$f_{\text{ADC}} = \frac{1}{3} \times \left(\frac{1}{8 \times \text{SF}} \right) \times f_{\text{MOD}}$$

ここで、

f_{ADC} はADC更新レートです。

SFはフィルタ・レジスタに設定されたワードの10進値表示、 f_{MOD} は変調器サンプリングレートの32.768kHzです。

フィルタ・レジスタを設定すると、メインADCと補助ADCの更新レートが設定されます。両ADCは同じ更新レートで動作します。

チャンネルのチョッピング・レートは、出力データ・レートの1/2です。

フィルタH(f)の周波数応答は次式で表されます。

$$\left(\frac{1}{\text{SF} \times 8} \times \frac{\sin(\text{SF} \times 8 \times \pi \times f / f_{\text{MOD}})}{\sin(\pi \times f / f_{\text{MOD}})} \right)^3 \times \left(\frac{1}{2} \times \frac{\sin(2 \times \pi \times f / f_{\text{OUT}})}{\sin(\pi \times f / f_{\text{OUT}})} \right)$$

ここで、

$f_{\text{MOD}} = 32,768\text{Hz}$

SF = SF SFRに設定された値

$f_{\text{OUT}} = f_{\text{MOD}} / (\text{SF} \times 8 \times 3)$

表1に示すSFワードに対するフィルタ周波数応答のプロットを次に示します。周波数応答全体は、Sinc³とsinc応答の積になります。3 × f_{ADC} の整数倍の位置にSinc³ノッチが存在し、 $f_{\text{ADC}}/2$ の奇数倍の位置にsincノッチが存在します。SFのすべての値に対する3dB周波数は、次式で与えられます。

$$f(3\text{dB}) = 0.24 \times f_{\text{ADC}}$$

シグナル・チェーンは、図4と図5に示すようにチョッピングされます。チョッピング周波数は次式で表されます。

$$f_{\text{CHOP}} = \left(\frac{f_{\text{ADC}}}{2} \right)$$

ブロック図に示すように、Sinc³フィルタ出力には既に + V_{OS} と - V_{OS} が含まれています。ここで、 V_{OS} はそれぞれのチャンネルのオフセットです。このオフセットは、2の平均をとることにより除去されます。この2による平均は、ADCの設定による変化に対するセトリング・タイムは通常の変換時間の2倍であり、一方、アナログ入力での非同期ステップ変化は3番目の出力まで完全に反映されないことを意味しています。

$$t_{\text{SETTLE}} = \left(\frac{2}{f_{\text{ADC}}} \right) = 2 \times t_{\text{ADC}}$$


SFの許容範囲は13 ~ 255で、デフォルトは69 (45H) です。対応する変換レート、変換時間、セトリング・タイムを表1に示します。変換時間はSFが増える毎に0.732だけ増加することに注意してください。

表1 SFワードに対するADCの変換時間とセトリング・タイム

SF ワード	データ更新レート f_{ADC} (Hz)	セトリング・タイム t_{SETTLE} (ms)
13	105.3	19.04
69 (デフォルト)	19.79	101.07
255	5.35	373.54


ノーマル・モード除去は、AD7719でのデジタル・フィルタの主要な機能です。ノーマル・モードでの50 ± 1Hzの除去比は、SFワード82で - 100dB (typ) です。60 ± 1Hzの除去比は、SF = 68で - 100dB (typ) です。50Hzと60Hzでの同時除去比は、SF = 69で60dB以上です。SFワード = 69を選択すると、50Hzと60Hzにノッチが配置されます。図6 ~ 9に、SFワードの選択に対するフィルタの除去比を示します。

AD7719




SF=13
出力データ・レート = 105Hz
入力帯域幅 = 25.2Hz
最初のノッチ = 52.5Hz
50Hz除去比 = - 23.6dB、50Hz ± 1Hz除去比 = - 20.5dB
60Hz除去比 = - 14.6dB、60Hz ± 1Hz除去比 = - 13.6dB

図4 メインADCチャンネルのブロック図




SF=69
出力データ・レート = 19.8Hz
入力帯域幅 = 4.74Hz
最初のノッチ = 9.9Hz
50Hz除去比 = - 66dB、50Hz ± 1Hz除去比 = - 60dB
60Hz除去比 = - 117dB、60Hz ± 1Hz除去比 = - 94dB

図4 メインADCチャンネルのブロック図



SF=82
出力データ・レート = 16.65Hz
入力帯域幅 = 4Hz
50Hz除去比 = - 171dB、50Hz ± 1Hz除去比 = - 100dB
60Hz除去比 = - 58dB、60Hz ± 1Hz除去比 = - 53dB

図4 メインADCチャンネルのブロック図



SF=255
出力データ・レート = 5.35Hz
入力帯域幅 = 1.28Hz
50Hz除去比 = - 93dB、50Hz ± 1Hz除去比 = - 93dB
60Hz除去比 = - 74dB、60Hz ± 1Hz除去比 = - 68dB

図4 メインADCチャンネルのブロック図

メインADCと補助ADCのノイズ

表II～VIIIに、メインADCと補助ADCについて選択した出力更新レートに対する、出力のrmsノイズと出力のピークtoピーク分解能をビット数（最寄りの0.5 LSBに丸め処理）で示します。値は差動入力電圧 = 0Vでのtyp値です。出力更新レートはフィルタ・レジスタのSF7～SF0ビットを使って選択します。この分解能（ピークtoピーク）は、6シグマ限界内でコード・フリッカーが生じない分解能を表していることに留意してください。出力ノイズの発生源は2つあります。最初のノイズ源は、変調器を構成する半導体デバイスでの

電氣的ノイズです（デバイス・ノイズ）。2つめは、アナログ入力デジタル領域に返還される際の量子化ノイズです。デバイス・ノイズは低レベルで、周波数に無関係です。量子化ノイズははるかに低いレベルから始まりますが、周波数の増加とともに急速に増加して支配的なノイズ源になります。表内の値は、バイポーラ入力範囲に対するものです。ユニポーラ範囲に対しては、rmsノイズ値はバイポーラ範囲と同じですが、ピークtoピーク分解能は信号範囲の1/2に基づくようになります。これは、1ビットの分解能を失うことに相当します。

表II 代表的な出力RMSノイズ 対 入力範囲および更新レート、メインADC(バッファありモード)出力RMSノイズは μV 単位

SF ワード	データ更新 レート(Hz)	入力範囲							
		$\pm 20\text{ mV}$	$\pm 40\text{ mV}$	$\pm 80\text{ mV}$	$\pm 160\text{ mV}$	$\pm 320\text{ mV}$	$\pm 640\text{ mV}$	$\pm 1.28\text{ V}$	$\pm 2.56\text{ V}$
13	105.3	1.50	1.50	1.60	1.75	3.50	4.50	6.70	11.75
69	19.79	0.60	0.65	0.65	0.65	0.65	0.95	1.40	2.30
255	5.35	0.35	0.35	0.37	0.37	0.37	0.51	0.82	1.25

表III ピークtoピーク分解能 対 入力範囲および更新レート、メインADC(バッファありモード)ピークtoピーク分解能はビット単位

SF ワード	データ更新 レート(Hz)	入力範囲							
		$\pm 20\text{ mV}$	$\pm 40\text{ mV}$	$\pm 80\text{ mV}$	$\pm 160\text{ mV}$	$\pm 320\text{ mV}$	$\pm 640\text{ mV}$	$\pm 1.28\text{ V}$	$\pm 2.56\text{ V}$
13	105.3	12	13	14	15	15	15.5	16	16
69	19.79	13	14	15	16	17	17.5	18	18.5
255	5.35	14	15	16	17	18	18.5	18.8	19.2

表IV 代表的な出力RMSノイズ 対 入力範囲および更新レート、メインADC(バッファなしモード)出力RMSノイズは μV 単位

SF ワード	データ更新 レート(Hz)	入力範囲							
		$\pm 20\text{ mV}$	$\pm 40\text{ mV}$	$\pm 80\text{ mV}$	$\pm 160\text{ mV}$	$\pm 320\text{ mV}$	$\pm 640\text{ mV}$	$\pm 1.28\text{ V}$	$\pm 2.56\text{ V}$
13	105.3	1.27	1.27	1.35	1.48	2.95	3.82	5.69	10.2
69	19.79	0.52	0.56	0.56	0.56	0.56	0.82	1.21	2.00
255	5.35	0.30	0.30	0.32	0.32	0.32	0.44	0.71	1.10

表V ピークtoピーク分解能 対 入力範囲および更新レート、メインADC(バッファなしモード)ピークtoピーク分解能はビット単位

SF ワード	データ更新 レート(Hz)	入力範囲							
		$\pm 20\text{ mV}$	$\pm 40\text{ mV}$	$\pm 80\text{ mV}$	$\pm 160\text{ mV}$	$\pm 320\text{ mV}$	$\pm 640\text{ mV}$	$\pm 1.28\text{ V}$	$\pm 2.56\text{ V}$
13	105.3	12	13	14	15	15	15.5	16	16
69	19.79	13	14	15	16	17	17.5	18	18.5
255	5.35	14	15	16	17	18	18.5	19	19.5

表VI 代表的な出力RMSノイズ 対 更新レート、
補助ADC(バッファなし)

SF ワード	データ更新 レート(Hz)	入力範囲 $\pm 2.5\text{ V}$
13	105.3	10.75 μV
69	19.79	2.00 μV
255	5.35	1.15 μV


表VII ピークtoピーク分解能 対 更新レート、
補助ADC(バッファなしモード)

SF ワード	データ更新 レート(Hz)	入力範囲 $\pm 2.5\text{ V}$
13	105.3	16 Bits
69	19.79	16 Bits
255	5.35	16 Bits

AD7719

内蔵レジスタ

メインADCチャンネルと補助ADCチャンネルは、図10に示す多数の内蔵レジスタから制御され設定されます。詳細を以下のページで説明します。以下の説明では、特に注記がない限り、セットはロジック1状態を、クリアはロジック0状態を、それぞれ意味します。



表VIII レジスタのクイック・リファレンス・ガイド

レジスタ名	タイプ	サイズ	パワーオン/リセット・ デフォルト値	機能
コミュニケーション	書き込み専用	8ビット	該当せず	他のレジスタに対するすべての動作は、コミュニケーション・レジスタを介して開始されます。このレジスタは次の動作(書き込み動作または読み込み動作)を指定し、次の動作で使用するレジスタも選択します。
MSB			LSB	
ステータス・レジスタ	読み出し専用	8ビット	00 Hex	変換、キャリブレーション、エラー状態、リファレンスの有効性についてのステータス情報を表示します。
MSB			LSB	
モード・レジスタ	読み出し/書き込み	8ビット	00 Hex	動作モード、チャンネル設定、パワーダウン時のオシレータ動作などの機能を制御します。
MSB			LSB	
メインADC (AD0CON)				このレジスタを使って、メインADCをイネーブルにし、メインADCの範囲、チャンネル選択、16ビット/24ビット動作、ユニポーラ動作またはバイポーラ動作を設定します。
コントロール・レジスタ	読み出し/書き込み	8ビット	07 Hex	
MSB			LSB	
補助ADC (AD1CON)				このレジスタを使って、補助ADCをイネーブルにし、補助ADCの範囲、チャンネル選択、ユニポーラ動作またはバイポーラ動作、入力範囲を設定します。
コントロール・レジスタ	読み出し/書き込み	8ビット	01 Hex	
MSB			LSB	
I/O (IOCON)				このレジスタを使って、I/Oポートの制御で使用可能な種々の励起電流オプションとバーンアウト電流源オプションの制御と設定を行います。
コントロール・レジスタ	読み出し/書き込み	16ビット	0000 Hex	
MSB			LSB	
フィルタ・レジスタ	読み出し/書き込み	8ビット	45 Hex	このレジスタは、sincフィルタが実行する平均の大きさを決定し、その結果としてAD7719のデータ更新レートも決定します。フィルタ・レジスタは、メインADCと補助ADCの更新レートを決定します。
MSB			LSB	

AD7719

表VIII (続き)

レジスタ名	タイプ	サイズ	パワーオン/リセット・ デフォルト値	機能
メインADC (DATA0) データ・レジスタ	読み出し専用	16ビットまたは 24ビット	000000 Hex	メインADCの最新の変換結果を格納します。メインADCデータ・レジスタ長は、16ビットまたは24ビットに設定可能です。
補助ADC (DATA1) データ・レジスタ	読み出し専用	16ビット	0000 Hex	補助ADCの最新の変換結果を格納します。補助ADCデータ・レジスタ長は16ビットです。
メインADC オフセット・レジスタ	読み出し / 書き込み	24ビット	800000 Hex	デバイスに対するオフセット・キャリブレーション係数である24ビット・ワードを格納します。このレジスタ値を使って、デジタル・フィルタ出力にオフセット補正を行います。デバイスには3個のオフセット・レジスタがあり、これらはAD0CONレジスタで説明した入力チャンネル対に対応しています。
メインADC ゲイン・レジスタ	読み出し / 書き込み	24ビット	5XXXX5 Hex	デバイスに対するゲイン・キャリブレーション係数である24ビット・ワードを格納します。このレジスタ値を使って、デジタル・フィルタ出力にゲイン補正を行います。デバイスには3個のゲイン・レジスタがあり、これらはAD0CONレジスタで説明した入力チャンネル対に対応しています。
補助ADC オフセット・レジスタ	読み出し / 書き込み	16ビット	8000 Hex	デバイスに対するオフセット・キャリブレーション係数である16ビット・ワードを格納します。このレジスタ値を使って、デジタル・フィルタ出力にオフセット補正を行います。
補助ADC ゲイン・レジスタ	読み出し / 書き込み	24ビット	59XX Hex	デバイスに対するゲイン・キャリブレーション係数である16ビット・ワードを格納します。このレジスタ値を使って、デジタル・フィルタ出力にゲイン補正を行います。
IDレジスタ	読み出し	8ビット	0X Hex	デバイスの識別子である8ビット・バイトが格納されます。
テスト・レジスタ	読み出し / 書き込み	16ビット	0000 Hex	デバイスのテスト・モードを制御します。テスト・モードはデバイスのテストで使います。ユーザーはこれらのレジスタ値を変更しないようにお願いします。

コミュニケーション・レジスタ(A3、A2、A1、A0 = 0、0、0、0)
 コミュニケーション・レジスタは、8ビットの書き込み専用レジスタです。デバイスに対するすべての通信は、コミュニケーション・レジスタに対する書き込み動作で開始されます。コミュニケーション・レジスタに書き込まれたデータから、次のデータ転送動作が読み出し / 書き込みのどちらかを知り、対象となるレジスタも知ります。読み出し / 書き込み動作の場合、選択されたレジスタに対する後続の読み出し / 書き込み動作が完了すると、インターフェースはコミュニケーション・レジスタに対する書き込み動作待ちの状態に戻ります。これはインターフ

ェースのデフォルト状態であり、パワーアップ時またはRESET後、AD7719はデフォルト状態になり、コミュニケーション・レジスタに対する書き込み動作を待ちます。インターフェース・シーケンスが機能しなくなった場合には、少なくともシリアル・クロックで32サイクル間DINがハイレベルを維持する書き込み動作を行わせると、AD7719はデバイスをリセットしてこのデフォルト状態に戻ります。表IXに、コミュニケーション・レジスタのビット配置を示します。CR0～CR7は、ビット位置を表し、CRはコミュニケーション・レジスタ内のビットを表します。CR7は、データ・ストリームの先頭ビットです。

CR7	CR6	CR5	CR4	CR3	CR2	CR1	CR0
\overline{WEN} (0)	R/W (0)	0 (0)	0 (0)	A3 (0)	A2 (0)	A1 (0)	A0 (0)

表IX コミュニケーション・レジスタ・ビットの配置

ビット位置	ビット名	説明
CR7	\overline{WEN}	ライト・イネーブル・ビット。このビットに“0”を書き込むと、コミュニケーション・レジスタに対する書き込み動作が実際に実行されます。このビットに“1”を書き込むと、レジスタ内の後続ビットに対するクロック駆動が停止されます。このビットに“0”が書き込まれるまで、このビット位置にとどまります。WENビットに0を書き込むと、次の7ビットがコミュニケーション・レジスタにロードされます。
CR6	R/W	このビットが“0”の場合は、次の動作が指定されたレジスタに対する書き込み動作であることを表します。このビットが“1”の場合は、次の動作が指定されたレジスタからの読み出しであることを表します。
CR5	ゼロ	AD7719の正常動作のためには、このビットに“0”を書き込む必要があります。
CR4	ゼロ	AD7719の正常動作のためには、このビットに“0”を書き込む必要があります。
CR3～CR0	A3～A0	レジスタ・アドレス・ビット。これらのアドレス・ビットを使って、このシリアル・インターフェース通信でアクセスするAD7719のレジスタを選択します。A3は、選択ビットのMSBです。

表X レジスタ選択テーブル

A3	A2	A1	A0	レジスタ
0	0	0	0	書き込み動作時のコミュニケーション・レジスタ
0	0	0	0	読み出し動作時のステータス・レジスタ
0	0	0	1	モード・レジスタ
0	0	1	0	メインADCコントロール・レジスタ(AD0CON)
0	0	1	1	補助ADCコントロール・レジスタ(AD1CON)
0	1	0	0	フィルタ・レジスタ
0	1	0	1	メインADCデータ・レジスタ
0	1	1	0	補助ADCデータ・レジスタ
0	1	1	1	I/Oコントロール・レジスタ
1	0	0	0	メインADCオフセット・キャリブレーション・レジスタ
1	0	0	1	補助ADCオフセット・キャリブレーション・レジスタ
1	0	1	0	メインADCゲイン・キャリブレーション・レジスタ
1	0	1	1	補助ADCゲイン・キャリブレーション・レジスタ
1	1	0	0	テスト1レジスタ
1	1	0	1	テスト2レジスタ
1	1	1	0	未定義
1	1	1	1	IDレジスタ

AD7719

ステータス・レジスタ(A3、A2、A1、A0 = 0、0、0、0、パワーオン・リセット = 00 Hex)

ADCステータス・レジスタは8ビットの読み出し専用レジスタです。ADCステータス・レジスタにアクセスするときは、コミュニケーション・レジスタに書き込みを行って次の動作が読み出しであることを指定し、ビットA3～A0に0、0、0、0を書き込みま

す。表XIに、ステータス・レジスタのビット配置を示します。SR0～SR7は、ビット位置を表し、SRはステータス・レジスタ内のビットを表します。SR7は、データ・ストリームの先頭ビットです。()内の値は、そのビットのパワーオン/リセット時のデフォルト・ステータスを表します。

SR7	SR6	SR5	SR4	SR3	SR2	SR1	SR0
RDY0 (0)	RDY1 (0)	CAL (0)	NOXREF (0)	ERR0 (0)	ERR1 (0)	(0)	LOCK (0)

表XI ステータス・レジスタのビット配置

ビット位置	ビット名	説明
SR7	RDY0	メインADCのレディ・ビット。 データがメインADCデータ・レジスタに書き込まれたとき、またはキャリブレーション・サイクルが完了したときに、セットされます。メインADCデータ・レジスタの読み出しが完了した後、または新しい変換結果でデータ・レジスタが更新された後に、RDY0ビットは自動的にクリアされます。また、変換またはキャリブレーションを指定するモード・ビットを書き込んだときにも、このビットはクリアされます。
SR6	RDY1	補助ADCのレディ・ビット。 データが補助ADCデータ・レジスタに書き込まれたとき、またはキャリブレーション・サイクルが完了したときに、セットされます。補助ADCデータ・レジスタの読み出しが完了した後、または新しい変換結果でデータ・レジスタが更新された後に、RDY1ビットは自動的にクリアされます。また、変換またはキャリブレーションを指定するモード・ビットを書き込んだときにも、このビットはクリアされます。
SR5	CAL	キャリブレーション・ステータス・ビット。 キャリブレーションが完了したときにセットされます。このビットは、RDY0ビットおよび/またはRDY1ビットがハイレベルにセットされると同時にセットされます。 ADCの次の変換またはキャリブレーションを開始するためにモード・ビットに書き込みを行うと、このビットはクリアされます。
SR4	NOXREF	外部リファレンス不在ビット。(メインADCがアクティブの場合にのみアクティブになり、REFIN1のみを表します) 一方または両方のREFIN1ピンがフローティング状態にある、または入力電圧が規定スレッショールドより低い場合にセットされます。このビットがセットされると、変換結果は全ビット“1”にクランプされます。 REFIN1(+)-REFIN1(-)の有効なリファレンスが入力されると、このビットはクリアされます。
SR3	ERR0	メインADCエラー・ビット。 ハードウェアからセットされて、メインADCデータ・レジスタに書き込まれている変換結果が、全ビット“0”または“1”にクランプされていることを表示します。キャリブレーション後には、このビットはキャリブレーション・レジスタに書き込みができなかったエラー状態を表示します。エラー原因としては、範囲上限外、範囲下限外、NOXREFなどがあります。 変換またはキャリブレーションを開始するときにモード・ビットに書き込みを行うと、クリアされます。
SR2	ERR1	補助ADCエラー・ビット。 ハードウェアからセットされて、補助ADCデータ・レジスタに書き込まれている変換結果が、全ビット“0”または“1”にクランプされていることを表示します。キャリブレーション後には、このビットはキャリブレーション・レジスタに書き込みができなかったエラー状態を表示します。エラー原因としては、範囲上限外、範囲下限外、NOXREFなどがあります。 変換またはキャリブレーションを開始するときにモード・ビットに書き込みを行うと、クリアされます。
SR1	0	将来用途に予約済み。
SR0	LOCK	PLLロック・ステータス・ビット。 このビットは、PLLが32kHzのクリスタル・オシレータ発振クロックにロックすると、セットされます。サンプリング周波数の精度が疑わしい場合は、LOCKビットを調べて、LOCKビットが“0”の場合は変換結果を無視する必要があります。

モード・レジスタ(A3、A2、A1、A0 = 0、0、0、1、パワーオン・リセット = 00 Hex)

モード・レジスタは8ビット・レジスタであり、データの読み書きが可能です。このレジスタは、AD7719の動作モードを設定します。表XIIに、モード・レジスタのビット配置を示します。

MR0 ~ MR7は、ビット位置を表し、MRはモード・レジスタ内のビットを表します。MR7は、データ・ストリームの先頭ビットです。()内の値は、そのビットのパワーオン / リセット時のデフォルト・ステータスを表します。

MR7	MR6	MR5	MR4	MR3	MR2	MR1	MR0
0 (0)	$\overline{\text{BUF}}$ (0)	0 (0)	CHCON (0)	OSCPD (0)	MD2 (0)	MD1 (0)	MD0 (0)

表XII モード・レジスタのビット配置

ビット位置	ビット名	説明	
MR7	0	将来用途に予約済み。	
MR6	$\overline{\text{BUF}}$	このビットにより、メインADCがバッファあり / バッファなしモードに設定されます。このビットがセットされると、メインADCはバッファなしモードで動作して、AD7719の消費電力が削減されます。このビットがクリアされると、メインADCはバッファありモードで動作し、システムにゲイン誤差を発生させることなく、フロントエンドの信号源インピーダンスを許容することが可能になります。	
MR5	0	将来用途に予約済み。	
MR4	CHCON	チャンネル設定ビット。ビットがセットされると、メインADCは3チャンネルの擬似差動入力で動作します。補助ADCには入力オプションとしてのAIN3 / AIN4はありません。このビットがクリアされると、メインADCは2チャンネルの差動入力で動作し、補助チャンネルは1チャンネルの差動入力と2チャンネルのシングル・エンド入力、または3チャンネルのシングル・エンド入力として動作します。	
MR3	OSCPD	オシレータパワーダウン・ビット。 このビットがセットされると、AD7719はスタンバイ・モードになり、クリスタル・オシレータが停止して、AD7719の消費電力は最小になります。ADCがスタンバイ・モードから抜け出して、オシレータが発振を開始するためには300msを要します。このビットがクリアされると、ADCがスタンバイ・モードになっても、オシレータは停止しないため、ADCがスタンバイから抜け出すとき、300msのスタートアップ時間は必要ありません。	
MR2 ~ MR0	MD2 ~ MD0	メインADCモード・ビットと補助ADCモード・ビット。 これらのビットは、イネーブルにされたADCの動作モードを次のように指定します。	
MD2	MD1	MD0	
0	0	0	パワーダウン・モード(パワーオン・デフォルト)。電流源、パワー・スイッチ、PLLはパワーダウン・モードで停止します。
0	0	1	アイドル・モード。 アイドル・モードでは、ADCフィルタと変調器はリセット状態になります。ただし、変調器クロックは動作しています。
0	1	0	シングル変換モード。 シングル変換モードでは、イネーブルにされたチャンネルで変換が1回実行されます。変換が完了すると、ADCデータ・レジスタが更新され、ステータス・レジスタの該当するフラグが書き込まれて、アイドル・モードになり、MD2 ~ MD0が001に設定されます。
0	1	1	連続変換。 連続変換モードでは、選択された更新レートでADCデータ・レジスタが周期的に更新されます(フィルタ・レジスタ参照)。
1	0	0	内部ゼロスケール・キャリブレーション。 イネーブルにされたチャンネルが内部で自動的に短絡されます。完了すると、アイドル・モード(001)に戻ります。
1	0	1	内部フルスケール・キャリブレーション。 このキャリブレーションのために、ADC入力に外部VREFが自動的に接続されます。完了すると、アイドル・モードに戻ります。
1	1	0	システム・ゼロスケール・キャリブレーション。 ユーザーがコントロール・レジスタ内のCH1/CH0ビットとACH1/ACH0ビットで指定されたADC入力ピンにシステム・ゼロスケール入力を接続します。
1	1	1	システム・フルスケール・キャリブレーション。 ユーザーがコントロール・レジスタ内のCH1/CH0ビットとACH1/ACH0ビットで指定されたADC入力ピンにシステム・フルスケール入力を接続します。

AD7719

モード・レジスタとコントロール・レジスタをアドレス指定する際の動作特性

- MDビットを変更すると、両ADCが直ちにリセットされます。MD2~0ビットに同じ内容を書き込んでも、リセットとして扱われます(注3 例外を参照)。
- AD0EN = 1のときにAD0CONに書き込みを行った場合、またはAD0ENを“0”から“1”へ変更した場合も、両ADCは直ちにリセットされます。言い換えれば、メインADCは補助ADCより高い優先順位を持つため、メインADCに対する要求に対して直ちに応答します。
- 一方、AD1CONに書き込みを行った場合、補助ADCのみがリセットされます。例えば、メインADCの連続変換動作中に、補助ADCの変更またはイネーブルが発生しても、メインADCの動作は影響を受けずに継続されます。補助ADCがメインADCに対して位相差を持って動作するのではなく、補助ADCがメインADCの出力に歩調を合わせます。このため、補助ADCの更新レートはメインADCと同期したまま、補助ADCの最初の変換時間が最大3出力分まで遅延されます。
- モードにキャリブレーション・モードが書き込まれると、RDY0/1ビット(STATUS)が直ちにリセットされて、キャリブレーションが開始されます。完了すると、該当するキャリ

ブレーション・レジスタが書き込まれ、STATUS内の関連するビットが書き込まれます。また、MD2~0ビットは001にリセットされて、ADCがアイドル・モードに戻ったことが表示されます。

- 温度センサーの選択中に発生する補助ADCのキャリブレーション要求は、正常に実行されません。
- キャリブレーションは最大許容SF値を使って実行されます。SFレジスタは、キャリブレーション後にユーザー設定にリセットされます。

メインADCコントロール・レジスタ(AD0CON):(A3, A2, A1, A0 = 0, 0, 1, 0, パワーオン・リセット = 07 Hex)
 メインADCコントロール・レジスタは8ビット・レジスタであり、データの読み書きが可能です。このレジスタを使って、メインADCの範囲、チャンネル選択、16/24ビット動作、ユニポーラまたはバイポーラ・コーディングを設定します。表XIIIに、メインADCコントロール・レジスタのビット配置を示します。AD0CON7~AD0CON0はビット位置を表し、AD0CONはメインADCコントロール・レジスタ内のビットを表します。AD0CON7は、データ・ストリームの先頭ビットです。()内の値は、そのビットのパワーオン/リセット時のデフォルト・ステータスを表します。

AD0CON7	AD0CON6	AD0CON5	AD0CON4	AD0CON3	AD0CON2	AD0CON1	AD0CON0
AD0EN (0)	WL (0)	CH1 (0)	CH0 (0)	U/ \bar{B} (0)	RN2 (1)	RN1 (1)	RN0 (1)

表XII モード・レジスタのビット配置

ビット位置	ビット名	説明			
AD0CON7	AD0EN	メインADCイネーブル・ビット。 メインADCをイネーブルにするときに、ユーザーがセットします。このビットがセットされると、メインADCはモード・レジスタ内のMDビットに従って動作します。 メインADCをパワーダウンさせるとき、ユーザーがクリアします。			
AD0CON6	WL	16/24ビット動作モード。 16ビット・モードをイネーブルにするとき、ユーザーがセットします。メインADCの変換結果は16ビットに丸め処理されるため、メインADCデータ・レジスタは16ビット幅になっています。 24ビット・モードをイネーブルにするとき、ユーザーがクリアします。メインADCの変換結果は24ビットに丸め処理されるため、メインADCデータ・レジスタは24ビット幅になっています。			
AD0CON5	CH1	メインADCチャンネル選択ビット。			
AD0CON4	CH0	メインADCに対して差動入力対を選択するとき、ユーザーが次のように書き込みます。 注：CHCONビットはモード・レジスタに配置されています。			
CHCON	CH1	CH0	正側入力	負側入力	キャリブレーション・レジスタ対
0	0	0	AIN1	AIN2	0
0	0	1	AIN3	AIN4	1
0	1	0	AIN2	AIN2	0
0	1	1	AIN3	AIN2	1
1	0	0	AIN1	AIN4	0
1	0	1	AIN3	AIN4	1
1	1	0	AIN4	AIN4	0

表XIII (続き)

ビット位置	ビット名	説明			
AD0CON3	U/ \bar{B}	メインADCユニポーラ/バイポーラ・ビット。 ユニポーラ・コーディングをイネーブルにするするとき、ユーザーがセットします。ゼロ差動入力は出力000000 Hexに対応します。 24ビット・モードで動作する場合は、フルスケール差動入力は出力FFFFFF Hexに対応します。 バイポーラ・コーディングをイネーブルにするときユーザーがクリアします。負側フルスケール差動入力は出力コード000000 Hexに対応し、ゼロ差動入力は出力コード800000 Hexに、正側フルスケール差動入力は出力コードFFFFFF Hexに、それぞれ対応します。			
AD0CON2	RN2	メインADC範囲ビット。			
AD0CON1	RN1	メインADC入力範囲を選択するとき、ユーザーが次のように書き込みます。			
AD0CON0	RN0	RN2	RN1	RN0	選択されるメインADCの入力範囲 ($V_{REF} = 2.5V$)
		0	0	0	$\pm 20 mV$
		0	0	1	$\pm 40 mV$
		0	1	0	$\pm 80 mV$
		0	1	1	$\pm 160 mV$
		1	0	0	$\pm 320 mV$
		1	0	1	$\pm 640 mV$
		1	1	0	$\pm 1.28 V$
		1	1	1	$\pm 2.56 V$

補助ADCコントロール・レジスタ (AD1CON): (A3, A2, A1, A0 = 0, 0, 1, 1、パワーオン・リセット = 01 Hex)

補助ADCコントロール・レジスタは8ビット・レジスタであり、データの読み書きが可能です。このレジスタを使って、補助ADCの範囲、チャンネル選択、ユニポーラまたはバイポーラ・コーディングを設定します。表XIVに、補助ADCコントロール・レジスタ・レジスタ

のビット配置を示します。AD1CON7 ~ AD1CON0はビット位置を表し、AD1CONは補助ADCコントロール・レジスタ内のビットを表します。AD1CON7は、データ・ストリームの先頭ビットです。()内の値は、そのビットのパワーオン/リセット時のデフォルト・ステータスを表します。

AD1CON7	AD1CON6	AD1CON5	AD1CON4	AD1CON3	AD1CON2	AD1CON1	AD1CON0
AD1EN (0)	ACH2 (0)	ACH1 (0)	ACH0 (0)	U/ \bar{B} (0)	0 (0)	0 (0)	ARN (1)

表XIV 補助ADCコントロール・レジスタ (AD1CON) のビット配置

ビット位置	ビット名	説明			
AD1CON7	AD1EN	補助ADCイネーブル・ビット。 補助ADCをイネーブルにするときに、セットします。このビットがセットされると、補助ADCはモード・レジスタ内のMDビットに従って動作します。 補助ADCをパワーダウンさせるとき、ユーザーがクリアします。			
AD1CON6	ACH2	補助ADCチャンネル選択ビット。			
AD1CON5	ACH1	メインADCに対して差動入力対を選択するとき、ユーザーが次のように書き込みます。			
AD1CON4	ACH0				
CHCON	ACH2	ACH1	ACH0	正側入力	負側入力
0	0	0	0	AIN3	AGND
0	0	0	1	AIN4	AGND
0	0	1	0	AIN5	AIN6
0	0	1	1	温度センサー	(温度センサーはADC入力に接続されます)
0	1	0	0	AGND	AGND(内部で短絡)
1	0	0	0	AIN5	AGND
1	0	0	1	AIN6	AGND
1	0	1	0	AIN5	AIN6
1	0	1	1	温度センサー	(温度センサーはADC入力に接続されます)
1	1	0	0	AGND	AGND(内部で短絡)
X	1	0	1	未定義	
X	1	1	0	未定義	
X	1	1	1	未定義	

AD7719

表XIV (続き)

ビット位置	ビット名	説明
AD1CON3	U/B	補助ADCユニポーラ/バイポーラ・ビット。 ユニポーラ・コーディングをイネーブルにするするとき、ユーザーがセットします。ゼロ差動入力は出力0000 Hexに対応します。 ゼロ差動入力が8000 Hex出力に変換されるバイポーラ・コーディングをイネーブルにするとき、ユーザーがクリアします。
AD1CON2	0	指定された動作に対してゼロを設定する必要があります。
AD1CON1	0	指定された動作に対してゼロを設定する必要があります。
AD1CON0	ARN	補助チャンネル入力範囲ビット。 入力範囲を ±REFIN2に設定するとき、ユーザーがセットします。 入力範囲を ±REFIN2/2に設定するとき、ユーザーがセットします。

注

- 温度センサーを選択すると、AD7719は内部リファレンスを自動的に選択します。温度センサーは出荷時にキャリブレーションされていません。温度センサーは相対温度の計測に適しています。温度センサーは、変換結果8000Hが0 (typ)に等しくなるように変換されます。
- 温度が1 変化すると、通常、AD1データ・レジスタ(ADC変換結果)内では256 LSBだけ変化します。

フィルタ・レジスタ A3, A2, A1, A0 = 0, 1, 0, 0、パワーオン・リセット = 45 Hex)

フィルタ・レジスタは8ビット・レジスタであり、データの読み書きが可能です。このレジスタは、sincフィルタが実行する加算平均の大きさを指定します。表XVIに、フィルタ・レジスタのビット配置を示します。FR0 ~ FR7は、ビット位置を表し、FRはステータス・レジスタ内のビットを表します。FR7は、データ・ストリームの先頭ビットです。()内の値は、そ

のビットのパワーオン/リセット時のデフォルト・ステータスを表します。このレジスタ値はデシメーション係数を設定します。これにより、メインADCと補助ADCの出力更新レートが設定されます。いずれかのADCがアクティブのときは、このレジスタに対するユーザー・ソフトウェアからの書き込みはできません。更新レートはメインADCと補助ADCの両方に適用され、次のように計算されます。

$$f_{ADC} = \frac{1}{3} \times \frac{1}{8 \times SF} \times f_{MOD}$$

ここで、

f_{ADC} = ADC出力更新レート

f_{MOD} = 変調器クロック周波数 = 32.768kHz (メインADCと補助ADC)

SF = SFレジスタに書き込まれる10進値

FR7	FR6	FR5	FR4	FR3	FR2	FR1	FR0
SF7 (0)	SF6 (1)	SF5 (0)	SF4 (0)	SF3 (0)	SF2 (1)	SF1 (0)	SF0 (1)

SFの許容範囲は13Hex ~ 255Hexです。表XVIに、SF値の例および対応する変換レート (f_{ADC}) と変換時間 (t_{ADC}) を示します。ADC入力チャンネルはオフセット誤差を小さくするためチョッピングされ

ていることに注意してください。これは、シングル変換時間または最初の変換結果までの時間が $2 \times t_{ADC}$ になることを意味します。

表XV 更新レート 対 SFワード

SF (dec)	SF (Hex)	f_{ADC} (Hz)	t_{ADC} (ms)
13	0D	105.3	9.52
69	45	19.79	50.34
255	FF	5.35	186.77

I/Oおよび電流源コントロール・レジスタ I/OCON)(A3, A2, A1, A0 = 0, 1, 1, 1、パワーオン・リセット = 0000 Hex)

I/OCONレジスタは16ビット・レジスタであり、データの読み書きが可能です。このレジスタを使って、I/Oポートの制御で使用可能な種々の励起電流オプションとバーンアウト電流源オプションの制御と設定を行います。表XVIIに、このレジスタのビット配置を示します。I/OCON15 ~ I/OCON0はビット位置を表し、I/OCONはI/Oおよび電流源コントロール・レジスタ内のビットを表します。

I/OCON15は、データ・ストリームの先頭ビットです。()内の値は、そのビットのパワーオン/リセット時のデフォルト・ステータスを表します。I/OCONレジスタに書き込みを行うと直ちに有効になり、ADCはリセットされません。したがって、ADCの変換中に電流源を切替える場合は、出力が完全に整定するまでのフィルタのセトリング・タイムだけ待つ必要があります。ADCはチョッピングされているため、3つの出力は等しくなります。

IOCON15	IOCON14	IOCON13	IOCON12	IOCON11	IOCON10	IOCON9	IOCON8
PSW2 (0)	PSW1 (0)	0 (0)	BO (0)	I2PIN (0)	I1PIN (1)	I2EN (0)	I1EN (0)
IOCON7	IOCON6	IOCON5	IOCON4	IOCON3	IOCON2	IOCON1	IOCON0
P4DIR (0)	P4DIR (0)	P2EN (0)	P1EN (0)	P4DAT (0)	P3DAT (0)	P2DAT (0)	P1DAT (0)

表XVI I/OCON (I/Oおよび電流源コントロール・レジスタ)のビット配置

ビット位置	ビット名	説明
I/OCON15	PSW2	パワー・スイッチ2コントロール・ビット。 パワー・スイッチP2～PWRGND間をイネーブルにすると、ユーザーがセットします。 標準I/Oピンとしてイネーブルにすると、ユーザーがクリアします。 ADCがスタンバイ・モードのときは、パワー・スイッチはオープンになります。
I/OCON14	PSW1	パワー・スイッチ1コントロール・ビット。 パワー・スイッチP1～PWRGND間をイネーブルにすると、ユーザーがセットします。 標準I/Oピンとしてイネーブルにすると、ユーザーがクリアします。 ADCがスタンバイ・モードのときは、パワー・スイッチはオープンになります。
I/OCON13	0	正常動作のためにはこのビットに“0”を書き込む必要があります。
I/OCON12	BO	バーンアウト電流イネーブル・ビット。 メインADC信号パス内の100 nA電流源をイネーブルにすると、ユーザーがセットします。100 nAのソース電流源は正の入力側に、100 nAシンク電流源は負側入力に、それぞれ接続されます。 両トランスデューサのバーンアウト電流源をディスエーブルにすると、ユーザーがクリアします。
I/OCON11	I2ピン	IEXE2、200 μ A電流方向指定ビット。 I/OUT1へ流すIEXC2電流源をイネーブルにすると、ユーザーがセットします。 I/OUT2へ流すIEXC2電流源をイネーブルにすると、ユーザーがクリアします。
I/OCON10	I1ピン	IEXE1、200 μ A電流方向指定ビット。 I/OUT2へ流すIEXC1電流源をイネーブルにすると、ユーザーがセットします。 I/OUT1へ流すIEXC1電流源をイネーブルにすると、ユーザーがクリアします。
I/OCON9	I2EN	IEXC2電流源イネーブル・ビット。 IEXC2励起電流源をターンオンするとき、ユーザーがセットします。 IEXC2励起電流源をターンオフするとき、ユーザーがクリアします。
I/OCON8	I1EN	IEXC1電流源イネーブル・ビット。 IEXC1励起電流源をターンオンするとき、ユーザーがセットします。 IEXC1励起電流源をターンオフするとき、ユーザーがクリアします。
I/OCON7	P4DIR	P4、I/O方向コントロール・ビット。 P4を出力としてイネーブルにすると、ユーザーがセットします。 P4を入力としてイネーブルにすると、ユーザーがクリアします。入力としてイネーブルにすると、内部で弱いアクティブ・プルアップが接続されます。
I/OCON6	P3DIR	P3、I/O方向コントロール・ビット。 P3を出力としてイネーブルにすると、ユーザーがセットします。 P3を入力としてイネーブルにすると、ユーザーがクリアします。入力としてイネーブルにすると、内部で弱いアクティブ・プルアップが接続されます。
I/OCON5	P2EN	P2デジタル出力イネーブル・ビット。 P2を通常のデジタル出力ピンとしてイネーブルにすると、ユーザーがセットします。 P2をトライアステート出力として使うとき、ユーザーがクリアします。 PSW2はP2ENより優先します。
I/OCON4	P1EN	P1デジタル出力イネーブル・ビット。 P1を通常のデジタル出力ピンとしてイネーブルにすると、ユーザーがセットします。 P1をトライアステート出力として使うとき、ユーザーがクリアします。 PSW1はP1ENより優先します。
I/OCON3	P4DAT	デジタルI/Oポート・データ・ビット。
I/OCON2	P3DAT	
I/OCON1	P2DAT	
I/OCON0	P1DAT	I/Oポートが入力としてアクティブのとき、これらのビットを読み出すと、それぞれのピンのステータスが返されます。 I/Oビットが出力としてイネーブルにされているとき、値をこれらのデータ・ビットに書き込むと、値がポートに出力されます。 P2とP1は出力専用であるため、P2DATとP1DATを読み出すと、これらのビットにか書き込まれている直前の値が返されます。

AD7719

メインADCデータ・リザルト・レジスタ DATA0)(A3、A2、A1、A0 = 0、1、0、1、パワーオン・リセット = 000000 Hex)
 メインADCチャンネルの変換結果が、メインADCデータ・レジスタ (DATA0) に格納されます。このレジスタ長は、メインADCコントロール・レジスタ AD0CON)内のWLビットのステータスに応じて、16または24ビットになります。このレジスタは読み出し専用です。このレジスタの読み出しが完了すると、ステータス・レジスタのRDY0ビットがクリアされます。

補助ADCデータ・リザルト・レジスタ (DATA1):(A3、A2、A1、A0 = 0、1、1、0、パワーオン・リセット = 0000 Hex)
 補助ADCチャンネルの変換結果が、補助ADCデータ・レジスタ (DATA0) に格納されます。このレジスタは16ビット幅で、読み出し専用です。このレジスタの読み出しが完了すると、ステータス・レジスタのRDY1ビットがクリアされます。

メインADCオフセット・キャリブレーション係数レジスタ OF0)(A3、A2、A1、A0 = 1、0、0、0、パワーオン・リセット = 800000 Hex)
 オフセット・キャリブレーション・レジスタは、メインADCに対する24ビットのデータ・オフセット・キャリブレーション係数を保持します。メインADCチャンネルに対応して3個のレジスタが存在します。差動動作モードでは、2チャンネルの入力があり、各入力に対して専用のレジスタが存在します。擬似差動モードで動作するときは、メインADCを3チャンネルの入力として設定でき、各擬似差動入力に対して専用のレジスタが存在します。これらのレジスタのパワーオン・リセット値は800000Hです。コミュニケーション・レジスタ内にある、OF0レジスタに対応するチャンネル・アドレス・ビットを使うと、これらのレジスタにアクセスできます。これらのレジスタは読み出し / 書き込み可能です。キャリブレーション・レジスタは、ADCが非アクティブのときにのみ (モード・レジスタ内のMDビット = 000または001、またはコントロール・レジスタ内のAD0ENビットとAD1ENビットが共にクリア) 書き込み可能です。キャリブレーション・レジスタを読み出しても、RDY0ビットはクリアされません。

補助ADCオフセットキャリブレーション係数レジスタ OF1)(A3、A2、A1、A0 = 1、0、0、1、パワーオン・リセット = 8000 Hex)
 オフセット・キャリブレーション・レジスタは、補助ADCに対する16ビットのデータ・オフセット・キャリブレーション係数を保持します。このレジスタのパワーオン・リセット値は8000 Hexです。コミュニケーション・レジスタ内にある、OF1レジスタに対応するチャンネル・アドレス・ビットを使うと、これらのレジスタにアクセスできます。これらのレジスタは読み出し / 書き込み可能です。キャリブレーション・レジスタは、ADCが非アクティブのときにのみ (モード・レジスタ内のMDビット = 000または001、

またはコントロール・レジスタ内のAD0ENビットとAD1ENビットが共にクリア) 書き込み可能です。キャリブレーション・レジスタを読み出しても、RDY1ビットはクリアされません。

メインADCゲイン・キャリブレーション係数レジスタ (GNO):(A3、A2、A1、A0 = 1、0、1、0、パワーオン・リセット = 5XXXX5 Hex)
 ゲイン・キャリブレーション・レジスタは、メインADCに対する24ビットのゲイン・キャリブレーション係数を保持します。これらのレジスタには、出荷時に計算した内部フルスケール・キャリブレーション係数がパワーオン時に設定されます。デバイス毎に係数は異なりますが、モード・レジスタのMD2 ~ 0ビットを使って、内部またはシステムのフルスケール・キャリブレーションを起動すると、これらのバイトは自動的に上書きされます。メインADCチャンネルに対応して、3個のゲイン・キャリブレーション・レジスタが存在します。差動動作モードでは、2チャンネルの入力があり、各入力に対して専用のレジスタが存在します。擬似差動モードで動作するときは、メインADCを3チャンネルの入力として設定でき、各擬似差動入力に対して専用のレジスタが存在します。これらのレジスタは読み出し / 書き込み可能です。キャリブレーション・レジスタは、ADCが非アクティブのときにのみ (モード・レジスタ内のMDビット = 000または001、またはコントロール・レジスタ内のAD0ENビットとAD1ENビットが共にクリア) 書き込み可能です。キャリブレーション・レジスタを読み出しても、RDY1ビットはクリアされません。

補助ADCゲインキャリブレーション係数レジスタ (GN1):(A3、A2、A1、A0 = 1、0、1、1、パワーオン・リセット = 59XX Hex)
 ゲイン・キャリブレーション・レジスタは、補助ADCに対する16ビットのゲイン・キャリブレーション係数を保持します。このレジスタには、出荷時に計算した内部ゼロスケール・キャリブレーション係数がパワーオン時に設定されます。デバイス毎に係数は異なりますが、モード・レジスタ内のMD2 ~ 0ビットを使ってユーザーが内部またはシステム・ゼロスケール・キャリブレーションを開始させると、これらの係数は自動的に上書きされます。これらのレジスタは読み出し / 書き込み可能です。キャリブレーション・レジスタは、ADCが非アクティブのときにのみ (モード・レジスタ内のMDビット = 000または001、またはコントロール・レジスタ内のAD0ENビットとAD1ENビットが共にクリア) 書き込み可能です。キャリブレーション・レジスタを読み出しても、RDY1ビットはクリアされません。

IDレジスタ (ID):(A3、A2、A1、A0 = 1、1、1、1、パワーオン・リセット = 0X Hex)

このレジスタは読み出し専用の8ビット・レジスタです。AD7719のチップ・レビジョンが格納されています。表XVIIIにビット位置を示します。

表XVII IDレジスタのビット配置

ID7	ID6	ID5	ID4	ID3	ID2	ID1	ID0
0	0	0	0	X	X	X	X

テスト・レジスタ (ユーザーによる設定は不可)
 AD7719には2個のテスト・レジスタが内蔵されています。このテスト・レジスタの各ビットは、AD7719のテスト・モードを制御し、デバ

イスのテストで使用します。ユーザーはこれらのレジスタ値を変更しないようにお願いします。

AD7719の設定

ユーザーからアクセス可能なAD7719の全レジスタは、シリアル・インターフェースを経由してアクセスします。これらのレジスタとの通信は、コミュニケーション・レジスタに先ず書き込みを行うことにより開始されます。図11に、パワーアップまたはリセット後にAD7719の全レジスタを設定するときに使うシーケンス・フローを示します。このフローチャートには、データ・レジスタの読み出し可能なタイミングまたはキャリブレーション・サイクルが完了するタイミングを知るための2つの方法を示します。最初の方法は、RDYピンのハードウェア・ポーリングによる方法であり、2つめの方法は、ステータス・レジスタとモード・レジスタ内のビットをソフトウェアから読み出す方法です。このフローチャートには、パワーオンまたはリセット後に、ADCを初期化してメイン・チャンネルと補助チャンネルからデータを読み出すために必要なすべてのプログラミング・ステップが詳細に記載してあります。各ステップは次のように分類できます。

1. マイクロコントローラまたはマイクロプロセッサのシリアル・ポートの設定と初期化
2. 次のレジスタを設定することによるAD7719の初期化
 - a) 電流源とデジタルI/Oポートを設定するI/OCON
 - b) 両チャンネルの更新レートを設定するフィルタ
 - c) 補助チャンネルのイネーブル、アナログ入力の設定、ユニポーラ動作またはバイポーラ動作の選択、入力範囲の設定を行うAD1CON
 - d) メインADCチャンネルのイネーブル、16/24ビット・モードの選択、アナログ入力範囲の設定、ユニポーラ動作またはバイポーラ動作の選択を行うAD0CON
 - e) 動作モードを設定するモード動作モードは、キャリブレーションまたは変換から構成されます。

これらのすべての動作では、先ずコミュニケーション・レジスタに対して書き込みを行い、この最初の書き込みにより、次に実行される書き込み動作の対象となるレジスタを指定します。次に、このレジスタに対してデータが書き込まれます。各シーケンスが完了すると、ADCはコミュニケーション・レジスタに次の書き込みが行われて、次の動作が指定されるのを待つデフォルト状態になります。

3. 動作モードを選択を選択するとき、ユーザーは変換モードではデータ読み出しが有効になるタイミングを、またはキャリブレーション・モードではキャリブレーションが完了するタイミングを、それぞれ知る必要があります。これは、RDYピン(ハードウェア・ポーリング)のポーリングまたはステータス・レジスタまたはモード・レジスタのビットを読み出すこと(ソフトウェア・ポーリング)により、実行します。図11に、この両方の方法を示します。この図では、メインADCと補助ADCは共に使用中であり、かつキャリブレーションが必要であることを仮定しています。AD7719が出荷時キャリブレーション済み状態で動作している場合は、フィールドでのキャリブレーションは不要であるため、これらのステップをスキップできます。

マイクロコンピュータ/マイクロプロセッサとのインターフェースAD7719のフレキシブルなシリアル・インターフェースを使うと、多くのマイクロコンピュータやマイクロプロセッサと容易にインターフェースできます。図11のフローチャートに、マイクロコントローラまたはマイクロプロセッサとAD7719との間のインターフェースで従うべきシーケンスを示します。図12、図13、図14に、幾つかの代表的なインターフェース回路を示します。

AD7719のシリアル・インターフェースは3本の線だけで動作でき、SPIインターフェース・プロトコルと互換性があります。AD7719の3線式動作は、インターフェース・ライン数が少ないために、システム内で必要とされる光アイソレータ数が最小となる絶縁型システムに最適です。シリアル・クロック入力はシュミット・トリガー入力になっているため、フォトプラの低速エッジにも対応できます。AD7719に対する他のデジタル入力の立ち上がり時間と立ち下がり時間は、1 μ s以下である必要があります。

AD7719の大部分のレジスタは8ビット・レジスタであるため、マイクロコントローラの8ビット・シリアル・ポートには容易にインターフェースできます。AD7719のメイン・チャンネル・データ・レジスタ(AD0)は16または24ビット長であり、補助ADCデータ・レジスタ(AD1)は16ビット長です。オフセット・レジスタとゲイン・レジスタは24ビット・レジスタですが、これらのレジスタに対するデータ転送は、マイクロコントローラのシリアル・ポートに対する複数回の8ビット転送で構成できます。DSPプロセッサとマイクロプロセッサは、一般に、シリアル・データ動作で16ビット・データを転送します。ADSP-2105のようなこれらの幾つかのプロセッサは、シリアル転送でのサイクル数を設定する機能を持っています。この機能を使うと、ユーザーはAD7719の必要なレジスタのレジスタ長に合わせて転送ビット数を調整できます。

AD7719の幾つかのレジスタは8ビット長であっても、連続書き込み動作におけるこれらのレジスタの2つとの通信は必要に応じて、1回の16ビット・データ転送で処理できます。例えば、フィルタ・レジスタが更新されると、プロセッサは先ずコミュニケーション・レジスタに書き込みを行い(例えば、次の動作はフィルタ・レジスタに対する書き込みとします)、次に8ビットをセットアップ・レジスタに書き込みます。コミュニケーション・レジスタに対する書き込み動作の8シリアル・クロックが完了したら、デバイスはセットアップ・レジスタに対する書き込み動作を直ちに準備するため、必要な場合には、これを1回の16ビット転送ですませることができます。




図11 初期化、キャリブレーション、AD7719のメイン・チャンネルと補助チャンネルからのデータ読み出しのフローチャート

AD7719とMC68HC11とのインターフェース

図12に、AD7719と68HC11マイクロコントローラとの間のインターフェースを示します。図には、AD7719の \overline{CS} をローレベルにハードウェア接続した最小(3線式)インターフェースを示してあります。この図では、ステータス・レジスタのRDYビットを監視して、データ・レジスタが更新されたタイミングを検出します。RDY0はメインADCチャンネルのステータスを、RDY1は補助チャンネルのステータスを、それぞれ表示します。インターフェース・ライン数が4本に増える別の回路では、AD7719のRDY出力ラインを監視する方法を使います。RDYラインの監視には次の2通りの方法があります。1つめは、入力に設定された、68HC11のポート・ビットの1つ(例えばPC0)にRDYを接続します。このポート・ビットをポーリングして、RDYのステータスを調べます。2つめの方式は、割り込み駆動システムを使う方法で、RDY出力を68HC11のIRQ入力に接続します。AD7719の \overline{CS} 入力の制御を必要とするインターフェースの場合は、出力に設定した、68HC11のポート・ビットの1つ(例えばPC1)を使って、 \overline{CS} 入力を駆動できます。

CPOLビット="1"かつCPHAビット="1"に設定して、68HC11をマスター・モードに設定します。68HC11をこのように設定すると、データ転送の間に、SCLKラインはアイドル・ハイレベルになります。AD7719には全二重動作の機能はありません。AD7719を書き込み動作に設定すると、SCLK入力がアクティブであっても、DOUTラインにはデータが出力されません。同様に、AD7719を読み出し動作に設定した場合にも、SCLKがアクティブであっても、DINラインに入力されたデータは無視されます。




図12 AD7719とMC68HC11のインターフェース

AD7719と8XC51のインターフェース

AD7719と8XC51マイクロコントローラのインターフェース回路を図13に示します。図には、AD7719の \overline{CS} をローレベルにハードウェア接続した最小ライン数のインターフェースを示してあります。8XC51インターフェースの場合、最小接続数は2本だけです。この方式では、ステータス・レジスタのRDYビットを監視して、データ・レジスタが更新されたタイミングを検出します。インターフェース・ライン数が3本に増える別の回路では、AD7719のRDY出力ラインを監視する方法を使います。RDYラインの監視には次の2通りの方法があります。1つめは、入力に設定された、8XC51のポート・ビットの1つ(例えばP1.0)にRDYを接続します。このポート・ビットをポーリングして、RDYのステータスを調べます。




図13 AD7719と8XC51とのインターフェース

2つめの方式は、割り込み駆動システムを使う方法で、RDY出力を8XC51のINT1入力に接続します。AD7719の \overline{CS} 入力の制御を必要とするインターフェースの場合は、出力に設定した、8XC51のポート・ビットの1つ(例えばP1.1)を使って、 \overline{CS} 入力を駆動できます。8XC51はモード0のシリアル・インターフェース・モードに設定します。シリアル・インターフェースにはデータ・ラインが1本しかありません。そのため、AD7719のDOUTピンとDINピンを接続して、10kΩのプルアップ抵抗を接続します。8XC51のシリアル・クロックは、データ転送間でアイドル・ハイレベルになります。8XC51は書き込み動作で、LSB先頭で出力しますが、AD7719はMSB先頭を想定しています。したがって、出力シリアル・レジスタに送信データを書き込む前に、データを並び替える必要があります。同様に、AD7719は読み出し動作でMSBを先頭にして出力しますが、8XC51はLSB先頭を想定しています。このため、シリアル・バッファに読み込んだデータを並べ替えて、AD7719の正しいデータ・ワードに直した後に、アキュムレータで使用できるようにする必要があります。

AD7719

AD7719とADSP-2103/ADSP-2105のインターフェース
 図14に、AD7719とADSP-2103/ADSP-2105 DSPプロセッサとのインターフェースを示します。このインターフェースでも、ステータスレジスタのRDYビットを監視して、データレジスタが更新されたタイミングを検出します。もう一つの方式は、割り込み駆動システムを使う方法で、RDY出力をADSP-2103/ADSP-2105のIRQ2入力に接続します。ADSP-2103/ADSP-2105のシリアル・インターフェースは、オルタナート・フレーミング・モードに設定します。ADSP-2103/ADSP-2105のRFSピンとTFSピンはアクティブ・ロー出力として設定し、ADSP-2103/ADSP-2105のシリアル・クロック・ラインSCLKも出力に設定します。ADSP-2103/ADSP-2105のRFS出力またはTFS出力がアクティブになると、AD7719のCSはアクティブになります。ADSP-2103/ADSP-2105のシリアル・クロック・レートは3MHzに制限して、AD7719との正常動作を保证する必要があります。




図14 AD7719とADSP-2103 / ADSP-2105とのインターフェース

回路説明

AD7719はデジタル・フィルタ付きの2個の独立した ADC (メインおよび補助) を内蔵しており、重量計、圧力計、温度計、工業用制御、プロセス制御のアプリケーションなどにおけるような広いダイナミックレンジを持つ低周波信号の計測を目的としています。メインADCは、メイン・センサー入力の変換を目的とします。メインADCはシグマ・デルタ変換技術を採用して、最大24ビットのノイズ性能を実現しています。このシグマ・デルタ変調器は、サンプルした入力信号をデジタル・パルス列に変換します。このパルス列のデューティ・サイクルにデジタル情報が含まれています。Sinc³プログラマブルなローパス・フィルタを使って、変調器出力データ・ストリームをデシメーションして、プログラマブルな出力レート5.35 ~ 105.03Hz (186.77 ~ 9.52ms) で有効なデータ変換結果を発生します。ADCオフセット誤差、オフセット誤差、ゲイン・ドリフト誤差を最小にするためにチョッピング方式も採用しています。メインADCへのアナログ・入力はバッファありモードまたはバッファなしモードで動作でき、±20mV ~ ±2.56Vの8種類の入力電圧範囲を設定できます。メインADCコントロール・レジスタ (AD0CON) のCH1ビットとCH0ビット、およびモード・レジスタのCHCONビットを使って、入力チャンネルを差動入力または擬似差動入力チャンネルに設定できます。入力チャンネルでバッファを使用すると (BUF = 0)、アナログ入力での大きな信号源インピーダンスに対応でき、必要に応じて、アナログ入力にR、Cフィルタを接続できるようになります (ノイズの除去またはRFI削減用)。バッファなしモードで動作させる場合

は、フロントエンドの信号源インピーダンスがゲイン誤差を発生させないように、このインピーダンスの選択に注意する必要があります。内蔵バーンアウト電流が用意されているため、これらの電流を使って、選択したチャンネルのトランスデューサが動作中であることを確認した後に、計測できます。

補助ADCは、低温接合部ダイオードやサーミスタからのような補助入力を変換するためのものです。このADCにはバッファがなく、入力範囲は0V ~ REFIN2 (ARNビット = 1) または0 ~ REFIN2/2 (ARNビット = 0) に固定されています。このADCも、補助ADCコントロール・レジスタ (AD1CON) のACH2ビット、ACH1ビット、ACH0ビットを使って差動入力または擬似差動入力に設定できます。補助ADCは16ビット性能仕様で、アナログ入力にはバッファがないため、計測システムにゲイン誤差を導入しないようにフロントエンドにフィルタを接続するときは、注意が必要です。

図15に、AD7719の基本接続図を示します。アナログ5V電源に接続されたAD7719のAV_{DD}ピンとDV_{DD}ピンも示してあります。アプリケーションによっては、AV_{DD}とDV_{DD}を別電源に接続する場合もあります。AV_{DD}とDV_{DD}は互いに独立に動作できるため、デバイスは5Vのアナログ電源と3Vのデジタル電源、またはこの逆でも動作できます。高精度2.5VリファレンスAD780/REF195は、デバイスのリファレンスとして使えます。クリスタル・オシレータまたはセラミック共振子をデバイスの32kHzマスター・クロック源として使えます。場合によっては、クリスタル・オシレータまたは共振子にコンデンサを接続して、基本動作周波数の整数倍の発振を防止する必要があります。コンデンサ値は、メーカー仕様に依存して変わります。




図15 基本接続図

アナログ入力チャネル

メインADCは4本の対応するアナログ入力ピン(AIN1 ~ AIN4)を持っており、2対の差動入力チャネルまたは3チャンネルの擬似差動入力として設定できます。ADC0CONレジスタのチャンネル選択ビット(CHIとCH0)、モード・レジスタのCHCONビットを使って、種々の細かい設定を行うことができます。

補助ADCは4本の外部入力ピン(AIN3 ~ AIN6)と内部オンチップ温度センサーに対する内部接続を持っています。ADC1CONレジスタのチャンネル選択ビット(ACH2、ACH1、ACH0)とモード・レジスタのCHCONビットを使って、これらの入力チャネルの種々の細かい設定を行うことができます。

2個の入力マルチプレクサ(MUX1とMUX2)は、メインADCがバッファありモードで動作する場合は内蔵バッファアンプに対する入力チャネルを、補助ADCの場合とメインADCがバッファなしモードで動作する場合はシグマ・デルタ変調器入力に対する直接入力を、それぞれ切り換えます。アナログ入力チャネルが切り換えられると、デバイスのセtring・タイムが経過した後にADCから新しい有効ワードが出力されます。

図16に、モード・レジスタのCHCONビット="0"のとき、使用可能なアナログ入力チャネル設定を示します。この場合、メインADCは1チャンネルまたは2チャンネルの差動入力(AIN1/AIN2とAIN3/AIN4)として、補助ADCはAGNDを基準とする2チャンネルのシングル・エンド入力(AIN3/AGNDとAIN4/AGND)および差動入力(AIN5/AIN6)として、それぞれ設定できます。また、AIN6を外部でAGNDに接続して、補助ADCをAGNDを基準とする3チャンネルのシングル・エンド入力(AIN3/AGND、AIN4/AGND、AIN5/AGND)として設定することもできます。温度センサーは内部接続として使用できます。





図17に、モード・レジスタのCHCONビット="1"のときの、使用可能なアナログ入力チャネル設定を示します。この場合は、メインADCは3チャンネル擬似差動入力(AIN1/AIN4、AIN2/AIN4、AIN3/AIN4)として、補助ADCはAGNDを基準とする2チャンネルのシングル・エンド入力(AIN5/AGND およびAIN6/AGND)および1チャンネルの差動入力AIN5/AIN6として、それぞれ設定できます。温度センサーは内部接続として使用できます。



バッファありモードでは(BUF = 0)、メインADCマルチプレクサの出力がバッファ・アンプの高インピーダンス入力ステージに入力されます。メインADC入力は大きな信号源インピーダンスを扱うことができるため、応力計や抵抗温度検出器(RTD)などのような外付けの抵抗型センサーに直接接続できます。ただし、補助ADCとメインADCがBUF = 1で動作する場合はバッファがないため、アナログ入力電流が大きくなります。これらのバッファなしの入力パスは、駆動源に対して動的負荷になることに注意する必要があります。ADC入力を駆動する信号源の出力インピーダンスに応じて、入力ピン上の抵抗/コンデンサの組み合わせがDCゲイン誤差を発生させることがあります。表XVIIIと表XIXに、バッファなしモードに対して使用可能な外付け抵抗/容量の値を示します。これらの値は、それぞれ16ビットと20ビットのレベルでゲイン誤差を発生しません。バッファありモードで動作しているメインADCの絶対入力電圧範囲は、AGND + 100mV ~ AV_{DD} - 100mVの範囲に制限されます。コモン・モード電圧と入力電圧範囲を設定するときはこの範囲を超えないように注意してください。そうしないと、直線性能が低下します。

AD7719

表 XVIII 16ビット・ゲイン誤差を発生しない最大抵抗値（バッファなしモード）

外付け容量						
ゲイン	0 pF	50 pF	100 pF	500 pF	1000 pF	5000 pF
1	111.3K	27.8K	16.7K	4.5K	2.58K	700
2	53.7K	13.5K	8.1K	2.2K	1.26K	360
4	25.4K	6.4K	3.9K	1.0K	600	170
8~128	10.7K	2.9K	1.7K	480	270	75

表 XIX 20ビット・ゲイン誤差を発生しない最大抵抗値（バッファなしモード）

外付け容量						
ゲイン	0 pF	50 pF	100 pF	500 pF	1000 pF	5000 pF
1	84.9K	21.1K	12.5K	3.2K	1.77K	440
2	42.0K	10.4K	6.1K	1.6K	880	220
4	20.5K	5.0K	2.9K	790K	430	110
8~128	8.8K	2.3K	1.3K	370	195	50

バッファなしモードでの補助ADCとメインADCの絶対入力電圧範囲には、バッファがない結果としてAGND - 30mV ~ AV_{DD} + 30mVの範囲が含まれます。この負側の絶対入力電圧限界値では、AGNDを基準とする小さいバイポーラ信号の監視が可能です。

プログラマブル・ゲイン・アンプ

メインADCバッファからの出力は、内蔵プログラマブル・ゲイン・アンプ(PGA)の入力に接続されます。このPGAは、8種類のユニポーラ/バイポーラ範囲に設定できます。PGAゲイン範囲は、ADC0CONレジスタ内の範囲ビットを使って設定します。2.5V外部リファレンスを使用した場合、ユニポーラ範囲は0~20mV、0~40mV、0~80mV、0~160mV、0~320mV、0~640mV、0~1.28V、0~2.56Vが可能で、バイポーラ範囲は±20mV、±40mV、±80mV、±160mV、±320mV、±640mV、±1.28V、±2.56Vが可能です。これらの範囲は、内蔵PGAの入力での値です。全範囲における2μV(typ)のADC範囲マッチング仕様は、キャリブレーションの実行は1つの範囲でのみ必要であり、かつPGAゲイン範囲を切り換えても繰り返しが必要であることを意味します。この機能は、現在市販されている同等のADCと比べると大きな利点です。

範囲間の代表的なマッチングを図18に示します。ここでは、メインADCは外部リファレンス=2.5Vを使用する差動のバイポーラ・モードに設定されています。一方、19mVより少し大きいアナログ電圧が入力に与えられています。ADCは、DC入力電圧を更新レート=5.35Hz(SF=FFHex)で連続変換しています。合計800の変換結果を得ています。最初の100個の結果は、±20mV範囲で動作するメインADCから得ています。その後、ADC範囲を±40mVに切り換えて、さらに100個の変換結果を得ています。最後の100個のサンプル取得まで、±2.5V範囲に設定したADCを使ってこれを繰り返します。各範囲でのサンプル平均の変動、すなわち範囲一致が2μVのオーダーであることが図18から読み取れます。

補助ADCは、8つの範囲PGAを持っていません。補助ADCは、AD1CONレジスタのARNビットのステータスに応じて、ゲイン1またはゲイン2で動作します。




図18 メインADC範囲マッチング

バイポーラ/ユニポーラ設定

AD7719のアナログ入力には、ユニポーラまたはバイポーラの入力電圧範囲を入力できます。バイポーラ入力範囲は、システムAGNDを基準とした負電圧を入力できるという意味ではありません。メインADCのAIN(+)入力でのユニポーラ信号とバイポーラ信号は、対応するAIN(-)入力上の電圧を基準としています。AIN(+)とAIN(-)は変調器からみた信号を意味し、図16と図17に示すようにマルチプレクサから出力されます。

例えば、AIN(-)=2.5Vで、かつメインADCがアナログ入力範囲0mV~20Vに設定されている場合、AIN(+)入力における入力電圧範囲は2.5~2.52Vになります。AIN(-)=2.5Vで、かつAD7719がアナログ入力範囲±1.28Vに設定されている場合、AIN(+)入力におけるアナログ入力範囲は1.22~3.78V(すなわち2.5V±1.28V)になります。バイポーラ・オプションまたはユニポーラ・オプションは、ADC0CONレジスタ内のメインU/BビットとADC1CONレジスタ内の補助U/Bビットを使って、設定できます。この設定により、対応するADCはユニポーラ動作またはバイポーラ動作に設定されます。ユニポーラ動作またはバイポーラ動作に設定しても、入力シグナル・コンデショニングは変更されません。単に、データ出力コーディングとキャリブレーションを行う伝達関数上のポイントを変更するだけです。

データ出力コーディング

ADCがユニポーラ動作に設定されている場合は、出力コーディングはゼロ差動入力電圧がコード000...000に対応する自然2進数です。中央スケール電圧はコード100...000に対応し、フルスケール入力電圧はコード111...111に対応します。メインADCの任意の入力電圧に対する出力コードは次のように計算できます。

$$\text{コード} = (\text{AIN} \times \text{ゲイン} \times 2^N) / (1.024 \times V_{\text{REF}})$$

ここで、AINはアナログ入力電圧、ゲインはPGAゲイン(2.56V範囲では1、20mV範囲では128)、N=16(16ビット動作モード)、N=24(24動作ビット・モード)です。

補助ADCの任意の入力電圧に対する出力コードは次のように計算できます。

$$\text{コード} = (\text{AIN} \times \text{ゲイン} \times 2^N) / V_{\text{REF}}$$

ここで、AINはアナログ入力電圧、ゲイン=1または2(補助ADCコントロールレジスタのARNビットで指定、すなわちVREF範囲では1で、VREF/2範囲では2)、N=16です。

ADCがバイポーラ動作に設定されると、コーディングはオフセット・バイナリになり、負側フルスケール電圧はコード000...000に対応し、ゼロ差動電圧はコード100...000に、正のフルスケール電圧はコード111...111に、それぞれ対応します。任意のアナログ入力電圧に対するメインADCの出力コードは次のように表せます。

$$\text{コード} = 2^{N-1} \times [(\text{AIN} \times \text{ゲイン} / (1.024 \times V_{\text{REF}})) + 1]$$

ここで、AINはアナログ入力電圧、ゲイン=1または2(補助ADCコントロールレジスタのARNビットで指定、すなわち±VREF範囲では1で、±VREF/2範囲では2)、N=16(16ビット動作モード)、N=24(24動作ビット・モード)です。

任意のアナログ入力電圧に対する補助ADCの出力コードは次のように表せます。

$$\text{コード} = 2^{N-1} \times [(\text{AIN} \times \text{ゲイン} / V_{\text{REF}}) + 1]$$

ここで、AINはアナログ入力電圧、ゲイン=1または2(補助ADCコントロールレジスタのARNビットで指定、すなわち±VREF範囲では1で、±VREF/2範囲では2)、N=16です。

バーンアウト電流

AD7719のメインADCには2個の100 nA定電流源があり、その内の1つはAVDDからAIN(+)へ、他方はAIN(-)からAGNDへ、それぞれ電流を流します。これらの電流は、選択したアナログ入力対に切り換えられます。両電流は、ICONレジスタ内のバーンアウト電流イネーブルBOビットの状態に応じてオン/オフします。これらの電流は、外付けのトランスデューサが動作中であることを計測前にそのチャンネルを確認するときに使えます。バーンアウト電流がオンになると、外付けのトランスデューサ回路に流れ、アナログ入力チャンネルで入力電圧の計測が可能になります。フルスケール電圧が検出される場合は、その理由を確かめる必要があります。フルスケールが読み出されることは、フロントエンド・センサーが断線しているか、フロントエンド・センサーが過負荷してフルスケールが出力されているか、またはリファレンスが接続されていない(NOXREFビット=" 1 ")ため、データが全ビット" 1 "にクランプされていることを意味します。

出力が全ビット" 1 "の場合、次の3つのケースをチェックして判断する必要があります。計測電圧が0Vの場合は、トランスデューサの短絡が考えられます。通常動作では、ICONレジスタ内のBOビットに" 0 "を書き込んで、これらバーンアウト電流をターン・オフしておきます。電

流源はバッファをオンにして通常の絶対入力電圧仕様の範囲で動作します。

励起電流

AD7719には、ソフトウェアから設定可能な2個の同じ200 μA定電流源も内蔵されています。AVDDを電源とする両電流源は、デバイスのI/OUT1ピンまたはI/OUT2ピンに接続されます。これらの電流源は、I/CONレジスタ内のビットを使って制御します。設定ビットを使って電流源をイネーブルにし、両ピンへ個々に200 μAを供給するように、または両電流の組み合わせ(合計400 μA)をいずれかのピンへ供給するように、それぞれ設定できます。これらの電流源は、外付けの抵抗ブリッジやRTDセンサーを励起する際に使えます。

クリスタル・オシレータ

AD7719は、32.768kHzの時計用クリスタル・オシレータで動作するように設計されています。PLLは内部でこの周波数の整数倍(384)にロックして、安定な4.194304MHzのクロックをADCに供給します。変調器のサンプル・レートは、クリスタル・オシレータ周波数と同じです。この32kHzクリスタル・オシレータのスタートアップ時間は300ms(typ)です。AD7719がパワーダウン・モードになったときに、モードレジスタのOSPDビットを使って、オシレータがパワーダウンしないようにできます。この機能を使うと、パワーダウン電流は大きくなってしまいますが、パワーダウンから抜け出て変換を開始するまでの300msの待ち時間をなくせます。

リファレンス入力

AD7719はメイン・チャンネルに差動リファレンス入力を持っていますが、補助チャンネルではシングル・エンドリファレンス入力しか持っていません。メイン・チャンネルでは、リファレンス入力REFIN(+)とREFIN(-)が差動リファレンス入力を持っています。

これらの差動入力のコモン・モード範囲はAGND ~ AVDDです。リファレンス入力にはバッファがないため、R-C電源インピーダンスが大きいとゲイン誤差が発生します。規定動作に対する公称リファレンス電圧VREF(= REFIN(+) - REFIN(-))は2.5Vですが、1V ~ AVDDのリファレンスでもAD7719は動作します。アナログ入力に接続されているトランスデューサに対する励起電圧または励起電流がデバイスのリファレンスも駆動するようなアプリケーションは比例動作なので、励起電源の低周波ノイズの影響は除去されます。AD7719を比例アプリケーションで使用しない場合は、低ノイズ・リファレンスを使う必要があります。AD7719に対する推奨リファレンス源としては、AD780、REF43、REF192などがあります。リファレンス入力は高インピーダンスの動的負荷を提供することにも注意する必要があります。各リファレンス入力の入力インピーダンスは動的であるため、これらの入力での抵抗 / コンデンサの組み合わせは、リファレンス入力を駆動する電源の出力インピーダンスに応じて、DCゲイン誤差を発生させることがあります。上述の推奨リファレンス源(例えばAD780)は、一般に小さい出力インピーダンスを持つため、システムにゲイン誤差を導入することなく、REFIN(+)入力にデカップリング・コンデンサを接続できます。図19に示すように外部抵抗を接続して電力リファレンスを駆動すると、リファレンス入力から見た外部信号源インピーダンスは大きくなります。このタイプの回路構成では、REFIN(+)ピンとREFIN1(-)ピンには外付けデカップリングの使用が推奨されます。

補助チャンネルの変換結果は、REFIN2に入力された電圧を基準としています。これは、2.5V動作に対して規定されたシングル・エンドリファレンス入力ですが、1V ~ AVDDの入力電圧に対しても動作します。

AD7719

リファレンス検出

AD7719には、変換またはキャリブレーション用に使用する有効なリファレンスをメインADCが持っているかを検出する回路が内蔵されています。外部のREFIN1(+)とREFIN1(-)との間の電圧が0.3Vを下回った場合、またはREFIN1(+)入力またはREFIN1(-)入力がオープンになった場合、AD7719は有効なリファレンスが存在しなくなったと判定します。この場合、ステータスレジスタ内のNOXREFビットに“1”が設定されます。AD7719の通常変換中にNOXREFビットがアクティブになると、変換結果は全ビット“1”に設定されます。このため、変換実行中にNOXREFビットのステータスを連続的にモニターする必要はありません。ADCデータレジスタからの読み出した変換結果が全ビット1であるか否かを確認するだけで済みます。AD7719のオフセット・キャリブレーション中またはゲイン・キャリブレーション中に、NOXREFビットがアクティブになると、対応するキャリブレーションレジスタの更新を禁止してこれらのレジスタに正しい係数がロードされてしまうことを防止し、ステータスレジスタのERR0ビットがセットされます。キャリブレーション実行時に有効なリファレンスが存在していることを毎回確認することが煩わしい場合は、キャリブレーションサイクルの終わりに、ERR0ビットのステータスをチェックするだけで済みます。

リセット入力

AD7719のRESET入力は、すべてのロジック、デジタル・フィルタ、アナログ変調器をリセットし、さらにすべての内蔵レジスタをそれぞれのデフォルト状態にリセットします。RDYはハイレベルに駆動されます。RESET入力がローレベルの間、AD7719はすべてのレジスタに対するすべての通信を無視します。RESET入力がハイレベルに戻ると、AD7719はデフォルトのセットアップ条件で動作するため、すべてのレジスタを設定し、さらに必要に応じて、システム・キャリブレーションをRESETコマンド後に実行することが必要です。

パワーダウン・モード

ADCモードレジスタでMD2、MD1、MD0ビット=0、0、0を設定すると、AD7719はデバイス・パワーダウン・モードになります。デバイス・パワーダウン・モードは、AD7719のパワーアップ時のデフォルト状態です。メインADCコントロールレジスタ(AD0CON)のAD0ENを使って、または補助ADCコントロールレジスタ(AD1CON)のAD1ENを使って、各ADQ(メインまたは補助)を呼別にパワーダウン・モードにできます。パワーダウン・モードまたはADCディスエーブル・モードでは、AD7719の全内蔵レジスタ(データレジスタも含む)の値が保持されます。デバイス・パワーダウン・モードはデジタル・インターフェースに影響を与えませんが、RDYピンのステータスは変わります。AD7719をパワーダウン・モードまたはアイドル・モードにすると、RDYラインはハイレベルに戻ります。デバイスをパワーダウン・モードにすると、5V動作での全消費電流($I_{DD} + I_{DD}$)は $31 \mu A$ (max)に減少し、パワーダウン・モードでもオシレータは動作可能です。オシレータを停止させると、全 I_{DD} は3Vで $3 \mu A$ (max)に、5Vで $9 \mu A$ (max)に、それぞれ削減されます。

アイドル・モード

AD7719にはアイドル・モードもあります。シングル変換モードで動作する場合、キャリブレーション・シーケンス完了時と変換完了時に、ADCはデフォルトとしてこのモードになります。アイドル・モードでは、AD7719の消費電力はノーマル・モードでの消費電力より小さくなることはありません。

ADCディスエーブル・モード

メインADCコントロールレジスタと補助ADCコントロールレジスタ内でAD0ENビットとAD1ENをそれぞれ0に、モードレジスタ内でモード・ビット(MD2、MD1、MD0)を非0に、それぞれ設定すると、ADC

ディスエーブル状態になります。このモードでは、内部PLLがインエーブルにされ、電流源とパワースイッチをアクティブにすることはできませんが、両ADCがディスエーブルにされているため、ADCの消費電力が削減されます。このモードでは、 I_{DD} が0.15mAに、 I_{DD} が最大0.35mA($DV_{DD} = 3V$)と最大0.4mA($DV_{DD} = 5V$)に、それぞれ削減されます。

キャリブレーション

AD7719には4つのキャリブレーション・モードがあり、モードレジスタ内のモード・ビットを使って設定できます。AD7719の主要な利点の1つは、キャリブレーションが工場での出荷テストで実施され、その時生成された係数がADC内部に保存されていることです。パワーオン時に、これら出荷時のゲイン・キャリブレーション係数が、AD7719のキャリブレーションレジスタに自動的にロードされます。各ADQ(メインおよび補助)は専用のキャリブレーションレジスタを持っており、これらはAD0CONレジスタとAD1CONレジスタの説明の節に記載されています。ADCが出荷時にキャリブレーション済みであり、かつチョッピング方式が採用されているため、優れたオフセット性能とドリフト性能を持っています。したがって殆どのアプリケーションで、フィールド・キャリブレーションが不要です。

ただし、4種類の内のいずれかのキャリブレーション・オプションを起動すると、ADCキャリブレーションレジスタ内の出荷時キャリブレーション値は上書きされてしまいます。内部オフセット・キャリブレーション・モードについて以下に説明しますが、両ADCはチョッピングされていることに注意してください。このチョッピング方式はそれ自体でオフセットを最小にします。すなわち、内部オフセット・キャリブレーションは不要です。また、出荷時の25°Cでのゲイン・キャリブレーション係数がパワーオン時に自動的に出力されるため、内部フルスケール・キャリブレーションは、25°Cから大幅に異なる温度で動作するとき、またはデバイスがキャリブレーション条件と異なる条件で動作するとき以外は不要です。AD7719は、“内部”キャリブレーション機能または“システム”キャリブレーション機能を提供します。選択したADCでフル・キャリブレーションを行うときは、キャリブレーション・ロジックが2つの異なる入力条件に対する変調器出力を記録する必要があります。“ゼロスケール”ポイントとフルスケールポイントが存在し、これらのポイントはキャリブレーション時に変調器入力に加えられた異なる入力電圧を変換することにより導出されます。“ゼロスケール”キャリブレーション変換の結果は、該当するADCのオフセット・キャリブレーションレジスタに保存されます。“フルスケール”キャリブレーション変換は、該当するADCのゲイン・キャリブレーションレジスタに保存されます。これらの出力値を使って、キャリブレーション・ロジックは入力から出力までのコンバータ伝達関数のオフセットとゲインスロープを計算できます。

“内部”ゼロスケールまたはフルスケール・キャリブレーション時に、それぞれ“ゼロ”入力とフルスケール入力が、デバイス内部で自動的にADC入力ピンに接続されます。ただし、“システム”キャリブレーションでは、システム・ゼロスケール電圧とシステム・フルスケール電圧が外部ADCピンに入力された後、キャリブレーション・モードが開始されます。この方法では、外部ADC誤差が考慮され、システム・キャリブレーションにより最小化されます。キャリブレーション精度を最適化するため、すべてのAD7719ADCキャリブレーションは最も低い更新レートで自動的に実行されることにも注意してください。

AD7719の内部では、係数を正規化した後に、デジタル・フィルタから出力されるワードのスケールリングに使用します。オフセット・キャリブレーション係数を結果から減算した後に、ゲイン係数を乗算します。動作ポイントの観点からは、キャリブレーションはもう一つのADC変換のように扱う必要があります。

ゼロスケール・キャリブレーション(必要な場合)は、常にフルスケール・キャリブレーションの前に行う必要があります。システム・ソフトウェアは、ADCSTATレジスタ内の該当するADC RDY0/1ビットを監視して、キャリブレーションの完了をポーリング・シーケンスまたは割り込み駆動ルーチンにより調べる必要があります。

グラウンド接続とレイアウト

メインADCのアナログ入力は差動であるため、アナログ変調器内の多くの電圧はコモン・モード電圧です。この製品の優れたコモン・モード除去比により、これら入力でのコモン・モード・ノイズが除去されます。AD7719のアナログ電源とデジタル電源は独立しており、別々のピンを使用することにより、デバイスのアナログ部とデジタル部間のカップリングを最小にしています。AD7719は、5Vアナログ電源と3Vデジタル電源、またはその逆の組み合わせで動作できます。デジタル・フィルタは、変調器サンプリング周波数の整数倍以外の広い帯域の電源ノイズを除去します。また、ノイズ源がアナログ変調器を飽和させない限り、デジタル・フィルタはアナログ入力とリファレンス入力のノイズも除去します。そのため、従来の高分解能コンバータに比べてAD7719のノイズ干渉耐性は向上しています。しかし、AD7719のADCの分解能が高く、AD7719で生じるノイズ・レベルが低いいため、グラウンド接続とレイアウトについては注意が必要です。AD7719を実装するプリント回路ボードは、アナログ部とデジタル部を分離して、ボード内でそれぞれをまとめて配置するように設計してください。それによってグラウンド・プレーンの使用が可能になり、それらを容易に分離できるようになります。一般に、エッチング部分を最小化すると、最適なシールド効果が得られるため、この方法はグラウンド・プレーンに最適です。

AD7719ではアナログ・グラウンドとデジタル・グラウンドが分離されていますが(AGNDピンとDGNDピン)、デバイス内部ではサブストレートで接続されています。分離されたこれらのグラウンド・プレーンがAD7719の近くで接続されていない限り、これらのピンをグラウンド・プレーンの外部で接続しないでください。

AGNDとDGNDが他の場所(例えば、システム電源)で接続されているシステムでは、グラウンド・ループが発生するため、両ピンをAD7719の近くで再び接続しないでください。これらのケースでは、AD7719のAGNDピンとDGNDピンをAGNDプレーンに接続してください。すべてのレイアウトで、電流を目的場所まで流すパスとそのリターン・パスをできるだけ近づけて配置するように心がけることは重要です。レイアウトのAGND部分の近くをデジタル電流が流れないようにします。

AGNDとPWRGNDピンは、AD7719内部で短絡されています。PWRGNDパッドとPWRGNDピンの間の内部抵抗は50mΩ以下で、AGNDパッドまで戻る抵抗は3Ωを超えます。これは、最大規定値電流(20mA)内の19.5mAがPWRGNDに流れ、AGNDには0.5mAが流れることを意味しています。PWRGNDとAGNDはAD7719で接続する必要があり、グラウンド帰還ラインの抵抗を小さくすることが重要です。

ノイズがチップに混入するので、デバイスの真下をデジタル・ラインが通らないようにしてください。ノイズ混入を防止するため、アナログ・グラウンド・プレーンをAD7719の下に通過することも有効です。AD7719の電源ラインはできるだけ太いパターンにしてインピーダンスを下げ、電源ライン上のグリッチによる影響を軽減させます。ク

ロックなどの高速なスイッチング信号は、デジタル・グラウンドでシールドしてボードの他の部分に対するノイズの放射を防止します。また、クロック信号はアナログ入力の近くを通過しないようにします。デジタル信号とアナログ信号の交差は回避する必要があります。ボードの反対側のパターンは、互いに右角度となるように配置します。これにより、ボードを貫通する結合の影響を減らすことができます。マイクロストリップ技術の使用は最善ですが、両面ボードでは常に使用できるとは限りません。この技術では、ボードの部品面はグラウンド・プレーン専用にして、信号はハンダ面に配線します。高分解能ADCを使うときは、デカップリングが重要になります。すべてのアナログ電源とAGNDの間に10μFコンデンサと0.1μFのコンデンサを並列接続してデカップリングします。デカップリング部品の効果を最大にするためには、これらの部品をデバイスのできるだけ近くに、理想的にはデバイスの隣に配置します。すべてのロジック・チップは、DGNDに接続した0.1μFセラミック・コンデンサでデカップリングする必要があります。AD7719のAV_{DD}とDV_{DD}を同じ電圧で駆動するシステムでは、システムのAV_{DD}電源の使用をお奨めします。この電源に対しては、AD7719のAV_{DD}ピンとAGNDの間に推奨アナログ電源デカップリング・コンデンサを、AD7719のDV_{DD}ピンとDGNDの間に推奨デジタル電源デカップリング・コンデンサをそれぞれ接続する必要があります。

アプリケーション

AD7719は、低価格高分解能のA/D変換機能を提供します。AD7719はA/D変換機能をアーキテクチャで提供しているため、ノイズの多い環境に強く、センサー計測や工業用制御およびプロセス制御のアプリケーションでの使用に最適です。AD7719で採用されているアーキテクチャでは、シグナル・チェーンがチョッピングされ、かつデバイスは出荷時テストでキャリブレーション済みであり、さらに、このコンバータのオフセットとゲイン・ドリフトは極めて小さいため、フィールド・キャリブレーションをなくせます。プログラマブル・ゲイン・アンプ、デジタル・フィルタ、システム・キャリブレーション・オプションも提供しています。そのため、高品質コンデンサを用意しなければならない欠点もなく、標準品ICのADCよりはるかに多くのシステム・レベル機能を提供します。さらに、システム内でAD7719を使用すると、AD7719のノイズ性能は他のADCより優れているため、際立った高レベルの分解能を実現できます。

内蔵PGAがあるため、AD7719はV_{REF} = 1.25Vで10mVフルスケールの小さいアナログ入力電圧範囲を扱えます。デバイスの差動入力を使うと、このアナログ入力範囲でAGND + 100mV ~ AV_{DD} - 100mVの範囲にある絶対値を扱えます。AD7719の入力にはトランスデューサを直接接続できます。AD7719のプログラマブル・ゲイン・フロントエンドにより、AD7719では0 ~ 20mVから0 ~ 2.5Vまでのユニポーラ・アナログ入力範囲と±20mV ~ ±2.5Vのバイポーラ入力範囲が可能になっています。デバイスは単電源動作なので、これらのバイポーラ範囲はバイアス・アップされた差動入力を基準としています。AD7719のもう一つの重要な利点は、並行動作する2つのコンバータを内蔵している点であり、別の変数についての2つめの計測が必要などときでも、メイン・チャンネルの計測を中断させる必要がありません。

AD7719

圧力計測

代表的なAD7719のアプリケーションの1つとして圧力計測があります。図19に、Sensym社の圧力トランスデューサBP01とAD7719の組み合わせを示します。

圧力トランスデューサはブリッジ回路として接続され、OUT(+)ピンとOUT(-)ピンに差動出力電圧が得られます。トランスデューサの定格フルスケール圧力(この場合300mmHg)で、差動出力電圧は、 $3\text{mV/V} \times \text{入力電圧}(\text{IN}(+) \text{ピンとIN}(-) \text{ピン間の電圧})$ になります。

励起電圧が5Vの場合、トランスデューサのフルスケール出力範囲は15mVになります。電源はリファレンス入力範囲内であるため、ブリッジ励起電圧をADCのリファレンスとして直接使用できます。代わりに、適切な抵抗分割器を使って、入力のフル・ダイナミックレンジをこれらのアプリケーションで使用するようにすることもできます。この構成は完全な比例構成であるため、励起電圧の変動がシステム誤差になることはありません。図19に示す、20k と12k の抵抗値を選択すると、励起電圧が5Vの場合、AD7719に対して1.875Vのリファレンスになります。




図19 AD7719を使用する圧力計測

ゲイン = 128に設定してデバイスを使用すると、AD7719のフルスケール入カスパンは15mVになり、トランスデューサの出カスパンに対応します。

トランスデューサ・ベースのアプリケーションにおけるAD7719の2つめの重要な利点は、低消費電力アプリケーションで内蔵

ローサイド・パワー・スイッチをフルに使用できることです。ローサイド・パワー・スイッチをブリッジの下側に直列接続します。通常動作では、スイッチが閉じて、ブリッジでの計測が行われます。消費電力が問題となるアプリケーションでは、AD7719を低消費電力モードにして、アプリケーションの消費電力を大幅に低減できます。さらに、低消費電力モードでパワー・スイッチをオフにできるため、フロントエンド・トランスデューサでの不要な電力消費を防止できます。パワーダウンから抜け出てパワー・スイッチが閉じるとき、フロントエンド回路が十分安定した後にAD7719の読み出しを行う必要があります。図20の回路に、AD7719メイン・チャンネルの、3つの全擬似差動入力を使って圧力トランスデューサの温度補償を行う方法を示します。




図20 圧力トランスデューサの温度補償

このアプリケーションでは、擬似差動入力チャンネルAIN1/AIN4を使ってブリッジ出力を計測し、擬似差動チャンネルAIN2/AIN4とAIN3/AIN4を使ってブリッジ両端の電圧を計測しています。ブリッジ両端の電圧は温度に比例して変化するため、この電圧の差分を使って圧力ブリッジの出力を温度補償しています。

温度計測

AD7719は温度計測アプリケーションでも役立ちます。図21にRTD温度計測アプリケーションを示します。このアプリケーションでは、トランスデューサとしてRTD(抵抗温度デバイス)のPT100を使っています。4ピンRTD構成で接続します。リード抵抗 $RL1$ と $RL4$ の両端に電圧降下が発生しますが、これらはコモン・モード電圧をシフトさせるだけです。AD7719への入力電流は非常に小さく、かつバッファの入力インピーダンスが大きいため、リード抵抗 $RL2$ と $RL3$ の両端には電圧降下は生じません。アナログ入力電圧がADCのコモン・モード範囲($AGND + 100mV \sim AV_{DD} - 100mV$)内に入るようにシフトするために R_{CM} を使用しています。このアプリケーションでは、内蔵の $200\mu A$ 電流源からPT100励起電流を供給し、 $12.5k\Omega$ の抵抗を使ってAD7719のリファレンスも発生させています。入力電圧とリファレンスが励起電流に比例して変化するため、励起電流の変動は回路に影響を与えません。ただし、リファレンスの温度変化による誤差を防止するため、抵抗 $R1$ は小さい温度係数を持つ必要があります。




図21 AD7719を使用する4線式RTD温度計測

図22に、図21の回路の改善を示します。一般に、温度計測アプリケーションではDC励起がRTD(抵抗温度検出器)のような抵抗ベースのセンサーを励起する通常の方法として使用されています。

DC励起では、小さい温度/抵抗変化を測定する場合でも、システム・ノイズ、オフセット、システムのドリフトより大きな電圧変化が得られるようにするため、センサーを通過する励起電流を大きくする必要があります。励起電源をスイッチングする目的は、導入されるDC誤差をなくすためです。




図22 AD7719による低抵抗計測

回路内での異なる金属接合(ハンダと銅パターン)により生じる寄生熱電対効果に起因するDC誤差(EMF1とEMF2)も、このスイッチング構成により除去できます。この励起は同期検波の形式であり、センサーは交流励起電源から励起され、ADCは励起電源と同じ位相の情報のみを計測します。

極性が変わる電流源は、内蔵電流源とコントローラから駆動される外付けの位相制御スイッチ(Aと \bar{A})を使って構成されます。変換プロセスでは、AD7719は各位相に1回ずつ2個の変換結果を得ます。位相1では、オンチップ電流源はI/OOUT1に向かって流れ、センサーを下から上に通過し、スイッチは \bar{A} により制御されます。位相2では、電流源はI/OOUT2に向かって流れ、センサーを反対向きに通過して、Aにより制御されるスイッチを通過します。すべての場合、電流は同じ方向で基準抵抗を通過して、ADCのリファレンスを発生させます。すべての計測が比例計測です。マイクロコントローラ内で両変換結果を使用して、トランスデューサの抵抗または温度を表す1つの計測出力にします。例えば、位相1のRTD出力が $10mV$ の場合、寄生熱電対により回路で発生するDC誤差は $1mV$ であり、ADCは $11mV$ として計測します。2番目の位相で、励起電流が反転されるため、ADCはRTDを $-10mV$ として計測し、ここでも $1mV$ のDC誤差が発生するため、この位相でのADC出力は $-9mV$ になります。これらの計測値はコントローラ内で処理されて($11mV - (-9mV) / 2 = 10mV$)、システムのDC誤差が除去されます。

図22に示す回路では、比例技術を使って抵抗計測が行われています。ADCのリファレンスを発生する抵抗 R_{REF} には、リファレンスから計測出力に導入される誤差を防止するため、温度に対して安定なものを使う必要があります。

AD7719

3線式RTD構成

3線式RTD設定を最適化するため、2個の一致した電流源が必要です。一致した2個の電流源を内蔵するAD7719は、これらのアプリケーションに最適です。AD7719を使う3線式構成の例を図23に示します。





図23 AD7719を使う3線式RTD構成

この3線式構成では、電流源を1個しか使わない場合にはRL1に200 μ Aが流れて、AIN1とAIN2の間に電圧誤差が発生するため、リード抵抗で誤差が発生します。下に示す方式では、2つめのRTD電流源を使って、RL1を流れる200 μ Aの電流により発生する誤差を補償します。2つめのRTD電流はRL2を通過します。RL1とRL2が等しいとすると（リードは通常同じ金属で同じ長さです）、I/OUT1とI/OUT2は等しくなり、RL2両端の誤差電圧とRL1両端の誤差電圧が等しくなるため、AIN1とAIN2の間の誤差電圧はなくなります。RL3の両端には2倍の電圧が発生しますが、コモン・モード電圧であるため、誤差になりません。RL3とR_{CM}の組み合わせを流れる電流により十分な電圧が発生して、AD7719へのアナログ入力電圧がADCのコモン・モード範囲内で書き込まれるようにするため、R_{CM}が使われています。AD7719のリファレンスも、これらの一致する電流源を使って発生できます。このリファレンスは12.5k 抵抗の両端に発生し、AD7719の差動基準入力に入力されます。この方式では、アナログ入力電圧スパンがリファレンスに比例することが保証されます。RTD電流源の温度ドリフトに起因するアナログ入力電圧でのすべての誤差が、リファレンスの変化に対して補償されます。2つのRTD電流源間のドリフトの一致度は、1ppm/ (typ)以内です。各I/OUTピンの電圧は、AV_{DD}電源の0.6V以内にできます。

スマート・トランスミッタ

スマート・トランスミッタは、AD7719の重要なデザイン・イン領域の1つです。2個のコンバータ、単電源動作、3線式インターフェース機能、小型のパッケージ・サイズというAD7719の特長はすべて、スマート・トランスミッタに最適です。ここでのスマート・トランスミッタ全体は、4~20mAのループで動作する必要があります。ループの許容差は、送信器に供給できる電流が3.5mAと小さいことを意味します。図24に、AD7719を使用したスマート・トランスミッタのブロック図を示します。


図24では、フロントエンドに電力を供給する絶縁された電源は省略してあります。これらのアプリケーションにおけるAD7719の利点はデュアル・チャンネル動作であり、これは、セカンダリ変数を計測するときにメイン・チャンネルの計測を中断する必要がなく、デジタル・フィルタのセリング・タイムに対応する遅延がないことを意味しています。AD7719が出荷時キャリブレーション済みであることは、大部分のアプリケーションで、フィールド・キャリブレーションが不要なことを意味し、シグナル・チェーン内でシグナル・チェーン・チョッピングを採用しているために、デバイスは優れたオフセット・ドリフト性能とゲイン・ドリフト性能を持っています。



外形寸法

サイズはインチと (mm) で示します。

28ピン・プラスチックSOIC (R-28)



28ピン・プラスチックTSSOP (RU-28)

