

### アンプ回路の設計：よくある問題の回避方法

著者：Charles Kitchin

#### はじめに

ディスクリート半導体による回路の実現に比べると、最新のオペアンプや計装アンプは設計者に大きなメリットをもたらします。回路アプリケーションについては多くの論文が発表されていますが、回路実装を急ぐあまり基本的な問題が見落とされると、回路が予想どおりに機能しないことがよくあります。このアプリケーション・ノートでは、いくつかの最も一般的な設計上の問題を取り上げて、実用的な解決策を提案します。

#### DCバイアス電流のリターン・パスの欠落

アプリケーションに関して最もよく見られる問題の 1 つは、AC 結合のオペアンプ回路や計装アンプ回路で、バイアス電流の DC リターン・パスを設けていないことです。図 1 では、オペアンプの非反転 (+) 入力と直列にコンデンサを接続しています。この AC 結合では、入力電圧 ( $V_{IN}$ ) に含まれる DC 電圧を簡単に遮断できます。この方法は、高ゲインのアプリケーションに最適です。高ゲインのアプリケーションでは、アンプ入力に小さな DC 電圧があるだけで、ダイナミック・レンジが制限されたり、出力が飽和することがあるためです。しかし、正側入力を流れる電流に DC リターン・パスを設けないうま高インピーダンス入力に対し容量結合を行うと、問題が生じます。




図 1. 機能しない AC 結合のオペアンプ回路

入力バイアス電流がカップリング・コンデンサに流れ込んでコンデンサを充電し、最終的にはアンプの入力回路の同相電圧の定格を超えたり、あるいは出力が限界値に達してしまいます。入力バイアス電流の極性によって、コンデンサは、正側電源電圧または負側電源電圧の向きに充電されます。バイアス電圧は、アンプのクローズド・ループ DC ゲインによって増幅されます。

このプロセスには長時間を要することがあります。たとえば、電界効果トランジスタ (FET) 入力のアンプに  $1 \text{ pA}$  のバイアス電流があり、 $0.1 \mu\text{F}$  のコンデンサを介して結合されると、IC 充電率 ( $I/C$ ) は次のようになります。

$$10^{-12}/10^{-7} = 10 \mu\text{V per sec}$$

つまり、毎分  $600 \mu\text{V}$  です。ゲインが 100 であれば、出力は毎分  $0.06 \text{ V}$  でドリフトします。このため、オシロスコープを AC 結合にして行う実験室での簡単なテストでは問題を発見できず、何時間も経ってから回路が機能しなくなることがあります。この問題を完全に回避することが重要です。




図 2. 両電源動作のオペアンプ入力の正しい AC 結合方法

図 2 は、このよくある問題に対する簡単な解決策を示します。この例では、オペアンプの入力とグラウンド間に抵抗を接続して、入力バイアス電流のパスを設けています。バイポーラ・オペアンプ使用時には反転、および非反転入力に流れる同じ大きさの入力バイアス電流によって生じるオフセット電圧を最小限に抑えるため、通常、 $R1$  は  $R2$  と  $R3$  の並列接続に等しい値に設定されます。

ただし、この抵抗によって必ず回路内にノイズが発生するため、回路の入力インピーダンスと、必要な入力結合コンデンサのサイズ、抵抗によって加えられるジョンソン・ノイズの間でバランスをとる必要があります。代表的な抵抗値は一般に約  $100 \text{ k}\Omega \sim 1 \text{ M}\Omega$  の範囲です。

## 目次

はじめに.....	1	計装アンプにリファレンス電圧を正しく供給する方法.....	4
DC バイアス電流のリターン・パスの欠落.....	1	アンプが電源電圧を分圧した信号をリファレンス電圧とする 際に、PSR（電源電圧変動除去）性能を維持する方法.....	5
計装アンプ、オペアンプ、ADC に対する リファレンス電圧の供給.....	4	単電源オペアンプ回路のデカップリング.....	6

同様の問題が計装アンプ回路にもあります。図3は、入力バイアス電流のリターン・パスを設けずに、2つのコンデンサを用いてAC結合した計装アンプ回路です。これは、両電源（図3a）、単電源（図3b）、どちらの計装アンプ回路にも共通した問題です。




図3. 機能しないAC結合の計装アンプ回路

図4に示すように、グラウンドへのDCリターン・パスがトランスの二次側回路に設けられていない場合は、トランス結合でも問題が生じます。




図4. 機能しないトランス結合の計装アンプ回路




図6. 各入力とグラウンドの間に高い値の抵抗を追加して、必要なバイアス電流のリターン・パスを設ける

これらの回路の簡単な解決法を図5と図6に示します。ここでは、高い値の抵抗 ( $R_A$ ,  $R_B$ ) が各入力とグラウンドの間に追加されています。これは、両電源計装アンプ回路向けの簡単で実用的な解決策になります。抵抗によって、入力バイアス電流の放電パスができます。両電源の例では、どちらの入力もグラウンドが基準になっています。単電源の例では、入力はグラウンド ( $V_{CM}$ をグラウンドに直結) またはバイアス電圧 (通常、最大入力電圧範囲の1/2の値) のいずれかを基準にできます。




図5. 計装アンプに対する正しいトランス入力結合方法

同じ原理をトランス結合の入力に利用できます (図5)。ただし、トランスの二次巻線にセンター・タップがあって、グラウンドまたは  $V_{CM}$  に接続されている場合を除きます。これらの回路では、抵抗間や入力バイアス電流間のミスマッチによって小さなオフセット電圧誤差が生じます。このような誤差を最小にするには、これらの値の1/10程度の値 (ただし、差動ソース抵抗よりも大きい値) を持つ第3の抵抗を、2つの計装アンプ入力の間接続します (つまり、2つの抵抗をブリッジするように第3の抵抗を接続します)。

## 計装アンプ、オペアンプ、ADCに対する リファレンス電圧の供給

図7は、計装アンプがシングルエンドのA/Dコンバータ（ADC）を駆動している単電源回路を示します。アンプのリファレンス入力、差動電圧入力、およびゼロの時に対応するバイアス電圧となります。ADCのリファレンス入力はスケール係数となります。帯域外ノイズを低減するために、計装アンプ出力とADC入力に簡単なRCローパス・アンチエイリアシング・フィルタが使用されるのが普通です。設計者は、抵抗分圧器などの単純な方法を用いて計装アンプとADCにリファレンス電圧を供給したいと考えがちですが、このような方法では、計装アンプによっては誤差が生じるようになります。




図7. 計装アンプで代表的な単電源回路のADCを駆動する

## 計装アンプにリファレンス電圧を正しく供給する 方法

一般に、計装アンプのリファレンス入力端子は入力であることから、高インピーダンスであると思われる。このため、設計者は抵抗分圧器などの高インピーダンスの信号源を、計装アンプのリファレンス・ピンに接続したくなります。しかし、こうすることで、計装アンプの種類によっては重大な誤差が生じることがあります（図8）。




図8. 単純な分圧器によって3オペアンプ構成の計装アンプのリファレンス・ピンを直接駆動する誤った方法

たとえば、一般によく使われている計装アンプの設計では、図8に示すように接続した3個のオペアンプを使用します。全体の信号ゲインは、次のように求めることができます。

$$G = \left(1 + \frac{R_5}{R_6} + \frac{R_6}{R_7}\right) \left(\frac{R_2}{R_1}\right)$$

ここで、

$$\frac{R_2}{R_1} = \frac{R_4}{R_3}$$

リファレンス入力のゲイン（低インピーダンス信号源から駆動された場合）は、ユニティです。しかし、この例では計装アンプのリファレンス・ピンが単純な抵抗分圧器に直結されています。これによって減算器回路のバランスが崩れ、分圧器の分圧比が不安定になります。その結果、計装アンプの同相ノイズ除去比が低下し、ゲインの精度が劣下します。しかし、場合によってはR4が調整可能であるため、分圧器を並列接続の抵抗とみなした時の抵抗値と等しい量（ここでは50kΩ）だけ抵抗値を低減できます。この場合は、電源電圧の1/2に等しい低インピーダンスの電圧源を、元のR4の値を持つリファレンス・ピンに印加したかのように回路が動作し、減算器の精度が維持されます。

この方法は、計装アンプが一体となってワンパッケージ（IC）に入った回路では使用できません。また、分圧器の抵抗の温度係数を減算器内のR4やその他の抵抗の温度係数に一致させなければならない点にも考慮が必要です。最後に、この方法ではリファレンスを調整可能にすることができないという問題もあります。一方、新たに加わる抵抗を無視できるように分圧器に小さい抵抗値を使おうとすると、電源の消費電流が増大し、回路の消費電力が増大します。このような強引なやり方は、よい設計方法とは言えません。

図9は、より適切な解決策として、分圧器と計装アンプのリファレンス入力に間に低消費電力のオペアンプ・バッファを使用した例を示します。これによって、インピーダンス・マッチングと温度トラッキングの問題が解消され、リファレンスを簡単に調整できるようになります。




図 9. オペアンプの低インピーダンス出力から計装アンプのリファレンス・ピンを駆動する


**アンプが電源電圧を分圧した信号をリファレンス電圧とする際に、PSR（電源電圧変動除去）性能を維持する方法**

見落とされがちな問題ですが、リファレンス入力を通じて供給される電源電圧 (Vs) のノイズ、トランジェント、ドリフトは、分圧比により減衰しただけで、そのまま出力に現れてしまいます。実用的な解決策としては、バイパス処理やフィルタ処理がありますが、リファレンス電圧の生成を、Vs からタップで直接取るのではなく、ADR121 などの高精度リファレンス IC を用いて行うという方法もあります。

計装アンプやオペアンプを使った回路の設計では、この点に配慮することが重要です。電源電圧変動除去 (PSR) 技術を利用することによって、電源レール上に存在するハム、ノイズ、過渡電圧の変動からアンプを切り離します。現実の多くの回路は、理想的とは言えない電源電圧を含んでいたり、そのような電源電圧に接続されていたり、あるいはそのような環境に存在するため、この方法が重要になります。さらに、電源ライン上の AC 信号は回路に戻ったり、増幅されたり、条件がそろえば寄生発振を誘発したりします。

最新のオペアンプと計装アンプは、回路設計の段階で十分な低周波電源電圧変動除去性能を備えています。ほとんどの技術者はこれを前提としています。最新のオペアンプや計装アンプの多くは、80~100 dB 超の PSR 仕様を備え、電源変動の影響を 1/10,000~1/100,000 に低減しています。40 dB というかなり低い PSR 仕様であっても、1/100 の比率でアンプからの電源変動を分離できます。それでも、常に高周波バイパス・コンデンサ (図 1~図 7 に示したものなど) を使用することが望ましく、場合によっては不可欠でさえあります。さらに、設計者は単純な抵抗分圧器を使用して電源レールからリファレンス電圧を作り、オペアンプ・バッファを介して計装アンプにその電圧を供給することがあります。この場合、電源電圧のどのような変動もわずかに減衰するだけで回路に混入し、その変動分だけ計装アンプの出力レベルを変えてしまいます。このため、ローパス・フィルタ処理を行わない限り、通常なら優れた PSR を備えている IC を使用したとしても、その効果は得られません。

図 10 では、大きなコンデンサを分圧器に追加し、電源の変動に対して出力をフィルタ処理し、PSR を維持します。このフィルタの -3 dB ポールは、R1/R2 とコンデンサ C1 の並列接続によって設定します。ポールは、対象となる最小周波数の約 10 分の 1 以下に設定する必要があります。



DESIGN EQUATIONS  
 $C_F = 1 / ((2\pi) 50k\Omega \times \text{FREQUENCY IN Hz})$   
 COOKBOOK VALUES: 10µF (0.3Hz) TO 100µF (0.03Hz)  
 $R_3 = \text{PARALLEL COMBINATION OF } R_1, R_2$   
 $C_F = 1 / (2\pi R_3 f), R_3 = 50k\Omega, f = -30\text{dB FREQUENCY IN Hz}$

図 10. リファレンス回路をデカップリングして PSR を維持

図 10 に示す目安となる値では、-3 dB 遮断周波数は約 0.03 Hz になります。R3 に並列に入れた小さいコンデンサ (0.01 µF) によって、R3 から発生するノイズが最小になります。

フィルタの充電には時間がかかります。図 10 の目安の値を使用すると、リファレンス入力での立上がり時間は時定数 ( $T = R_3 C_F = 5 \text{ s}$ ) の数倍、つまり約 10~15 秒になります。

図 11 の回路はさらに改善されています。この場合は、オペアンプ・バッファがアクティブ・フィルタとして動作するため、同程度の電源デカップリングに対し、はるかに小さいコンデンサを使用できます。さらに、高い Q 値が得られるようにアクティブ・フィルタを設計すれば、ターンオン時間が短縮されます。

この回路のテストでは、図 11 に示す部品定数を用いて 12 V を印加し、フィルタ処理した 6 V のリファレンス電圧を計装アンプに供給しました。周波数を変化させながら 1 V p-p サイン波によって 12 V 電源を変調し、計装アンプのゲインはユニティに設定しました。この条件下で周波数を減少させながらオシロスコープによって VREF または計装アンプの出力を観測したところ、AC 信号は周波数を 8 Hz 近辺に下げると見えませんでした。この回路で測定した電源範囲は、ローレベル入力信号を計装アンプに印加した状態で 4~25 V 超になりました。回路のターンオン時間は約 2 秒でした。

**単電源オペアンプ回路のデカップリング**

単電源オペアンプ回路では、AC 信号の正側と負側の振幅を処理するために、入力同相レベルをバイアスする必要があります。分圧器を使用して電源レールからこのバイアスを得る場合は、PSR を維持するために十分なデカップリングが必要になります。

誤ってよく行われている方法は、100 kΩ/100 kΩ の抵抗分圧器と 0.1 μF バイパス・コンデンサを使用して、Vs/2 をオペアンプの非反転ピンに供給するという方法です。極周波数はわずか 32 Hz であるため、これらの値を使用しても、通常は十分な電源デカップリングが得られません。




図 11. オペアンプ・バッファをアクティブ・フィルタとして接続し、計装アンプのリファレンス・ピンを駆動する




図 12. 正しい電源デカップリングを示す単電源非反転アンプ回路  
ミッドバンド・ゲイン = 1 + R2/R1

図 12 (非反転) と図 13 (反転) は、最良の結果を得るために  $V_S/2$  のデカップリング・バイアスを行っている回路です。いずれの場合も、バイアスは非反転入力に与えられ、フィードバックによって反転入力と同じバイアスを受け取り、ユニティ DC ゲインによって出力も同じ電圧にバイアスします。カップリング・コンデ

ンサ C1 は、低周波ゲインを BW3 (図 13 の場合は BW2) からユニティに低下させます。

図 12 に示すように、100 k $\Omega$ /100 k $\Omega$  の分圧器を使用する場合の目安として、0.3 Hz で -3 dB のロールオフを得るために、C2 値には少なくとも 10  $\mu$ F を使用するとよいでしょう。100  $\mu$ F (0.03 Hz のポール) であれば、ほぼすべての回路で十分な値です。




図 13. 単電源反転アンプ回路の適切なデカップリング  
ミッドバンド・ゲイン =  $-R2/R1$