

高速性と高精度を同時に実現するアナログ信号処理

著者：A. Paul Brokaw

10 ビット以上の分解能と精度が仕様で規定された A/D コンバータ (ADC) あるいは D/A コンバータ (DAC) をもうすでに購入されたかもしれません。あるいは 1/2LSB までのセトリング時間がマイクロ秒以下のレベルの電流出力型 DAC を購入されているかもしれません。これらのインターフェース上の問題の中でも、最も困難な点を解決するために、これまでに設計・技術開発・プロセス性能に相当な努力が払われてきました。ところが、それでもまだ難関から脱しているわけではないのです。目的の速度・分解能・精度を得るためには、本腰を入れて取り組まなければならない以下のような問題がまだいくつかあるからです。

1. 電流出力型 DAC だが電圧出力が必要な場合、オペアンプを使用することによる、動的/定常状態での信号のインターフェース問題を解決しなければなりません。
2. 共通の電源接続経路から誘導される干渉を最小限に抑える必要があります。
3. どこがグラウンド (基準電位) であるべきかと、それを一定に維持するための方法を定める必要があります。
4. グラウンドが位置的に離れている場合は、精度低下や干渉の影響なしにそのグラウンドに結線する必要があります。
5. アナログ信号を逐次比較型 ADC で変換する場合、変換動作に付随する高速な過渡的変動から信号源をバッファリングしなければならないことがあります。

これらの潜在的問題を解決するには、その問題に注意を払うことがその第一歩になります。あらゆる回路とシステムでは重要な部分が微妙に異なるため、すべての場合に満足のいく結果が得られるような特効薬的やり方はありません。しかし最終的には、ちょっとした工夫で問題を解決することができます。ここでは考えておかなければならないポイントをいくつかご紹介することにします。

DAC とオペアンプ：動的な問題

図 1 に示すように、一般に電流出力型 DAC は反転オペアンプの加算点に接続され、帰還ループを DAC 内蔵の「スパン抵抗」 R_F で形成します。一般的に DAC の出力インピーダンスは、抵抗と容量との並列接続と見なすことができます。並列容量 C_{OUT} と R_F により、オープンループ応答にポールが追加されます。そのためクロードループ応答特性が低下することがあります。




図 1. 電流出力型 DAC の等価回路

図 2 は、 C_O に起因するこの余剰なポールがクロスオーバー周波数 (利得が 0dB になる周波数) を下回る場合に、オープンループ振幅特性と位相応答がどのように現れるかを示しています。クロードループ帯域幅が減少するだけでなく、過剰な位相シフトが生じることが深刻な問題になります。この余剰な位相シフトが系の周波数領域の安定性マージンを減らし、リングング (さらにはおそろく発振さえも) を引き起こすことがあります。




図 2. 図 1 の回路の振幅応答と位相応答。ポールが加えられたことで、帯域幅が減少し、オーバーシュートとリングングが増えてセトリング時間が長くなります

図 3a に示すように、帰還抵抗に並列に帰還コンデンサ C_F を接続することによって、ループの安定性マージンを取り戻すことができます。このコンデンサがオープンループ伝達関数にゼロを加え、これによって伝達関数が調整されて位相マージンが補正されます。しかし、 R_{OUT} がきわめて大きい場合（これは電流出力型 DAC では珍しくありません）、大きなポールとゼロのミスマッチができてしまい（図 3b）、セトリング速度が低下することがあります。

R_{OUT} が有限な大きさであっても、ポールとゼロの小さいミスマッチが残るため（図 3c）、セトリングが長くかかる「尾を引く」現象が生じることがあります。この場合 DAC 出力電圧は短時間で収束するように見えますが、実際はそれから数十マイクロ秒または数ミリ秒もかけて最終値までゆっくりと変化します¹。

この残留ミスマッチは、DAC 出力回路と帰還ネットワークで「周波数補償分圧器」を構成すると（つまり $R_0 C_0 = R_F C_F$ にすると）消滅させることができます。ふつうはこの条件を満たすことはできませんが、場合によっては大きな容量の C_F が必要になることがあります。残念ながら、オープンループ特性にゼロを加える C_F も、クローズドループ特性にポールを生じさせるため、全体的な帯域幅が減少し、セトリング時間が長くなります。

一般に R_F の値は目的の DAC ゲインによって固定となり、また C_0 の最小値はコンバータの特性であるため、システム設計者が変え




図 3a. 帰還容量 C_F によるループ安定性の改善




図 3b. 回路 3a の応答 (R_{OUT} を無視)
ポールとゼロのミスマッチにより過渡応答が劣化することがあります




図 3c. 有限の R_{OUT} による回路 3a の応答

ることはできません。したがって C_F と R_0 の 2 つだけが、調整（つまり小さくすること）ができるパラメータです。DAC 出力を抵抗で分流することで R_0' (R_0 の実効値) を小さくすると、必要な C_F の値が小さくなり、クローズドループ帯域幅が増大します（図 4）。その一方でオペアンプのユニティゲイン帯域幅 (b) により系のオープンループ帯域幅が制限され、その結果クローズドループ帯域幅が制限されてしまいます。 R_0' が小さくなると、固定のオペアンプ帯域幅 (b) から得られるオープンループ帯域幅も減少します。

ここで R_0' を調整し同じオープンループ/クローズドループ帯域幅にすることで妥協点が得られます。一定の C_0 と R_F の場合、 R_0' と C_F の値は次式によって求めることができます。

$$R_0' C_0 = R_F C_F = \frac{1 + \sqrt{1 + 8b\pi R_F C_0}}{4b\pi} \quad (1)$$

DAC 出力の抵抗成分によって、このアンプの出力電圧でのオフセット電圧 (V_{OS}) とノイズレベルに影響を与えます。いずれの場合も $(1 + R_F/R_0)$ 倍に拡大されます。




図 4. R_{OUT} (R_0') の値がオープンループ/クローズドループ帯域幅に与える影響

DAC とオペアンプ：ゼロ調整の問題


DAC とともに使われるオペアンプの V_{OS} を制御する一番良い方法は、おそらくその根本にあると言えます。全温度範囲でオフセット電圧が十分に小さいオペアンプ (AD510 など) を選択することです。次の方法は、デバイスの適切な端子に面倒でもトリム半固定抵抗を接続し、標準的な V_{OS} トリム調整方法によってオペアンプのオフセットをゼロにすることです²。このオフセット・トリム調整は、 V_{OS} のゼロ設定にだけ使用してください。帰還抵抗を流れるバイアス電流に起因するオフセットや、外部回路で生じるオフセットを補償するために使用すると、アンプの入力段の平衡が崩れることになり、これによって V_{OS} 温度係数が悪化してしまいます。アンプにオフセット調整端子がない場合、または都合のよい 1ヶ所で上述した他のオフセット発生源を補償する必要がある場合は、

¹ このプロセスについては、「Settling Time of Operational Amplifiers」(Bob Demrow 著、1970 年、ANALOG DIALOGUE 4-1) の付録に波形付きの詳しい説明があります。

² この理由については、筆者によるアプリケーション・ノート「An IC-Amplifier User's Guide to Decoupling, Grounding, and Making Things Go Right for a Change」で詳しく解説しています。このアプリケーション・ノートは、アナログ・デバイゼスから入手できます。この記事を大幅に改訂したものが、1975 年 10 月 5 日の EDN Magazine 誌に掲載されています。

図 5 に示すような 2 つの方法がよく用いられます。同図 (a) のほうが望ましい方法で、アンプのプラス側入力端子に補正のための電圧を印加します。これは V_{OS} とほぼ直列になるため、 R_o が変化しても V_{OS} の補正には影響を与えません。

(b) はアンプの加算点に電流を流しこむ方法で、効果の点では劣ります。回路内の抵抗 (R_o を含む) が一定であれば問題はありません。しかし R_o が変化する場合、出力オフセットも変化してしまいます。 R_o の変化が DAC に入力されるデジタル・コードの関数になる場合は、微分非直線性 (DNL) が増加することがあります。



たとえば、DAC が図 6 に示すような反転型 R-2R ラダー・タイプの場合、出力抵抗 R_o は、1 を多数含むコードでは R に近くなり、1 を 1 個含むコードでは $3R$ に近くなり、オール 0 では ∞ に近づきます。 $R = 10k\Omega$ の場合、ラダー・ネットワークを見たときの抵抗は、1 が 5 個以上で約 $10k\Omega$ 、1 が 1 個では $30k\Omega$ です。したがって、0011111111 から 0100000000 への 1 ビット遷移では、誤差電圧 $V_{OS}(1 + R_F/R_o)$ は、 $2V_{OS}$ から $(4/3)V_{OS}$ に変化します。オール 0 でオフセットがゼロに調整された場合 ($R_o \rightarrow \infty$ なので $1 + R_F/R_o = 1$)、オフセット誤差は、最初のコードでは $+V_{OS}$ 、次のコードでは $(+1/3)V_{OS}$ になります。このとき 1LSB ごとの誤差変化は $(-2/3)V_{OS}$ になります。LSB に相当する電圧に比べて V_{OS} があまり小さくない場合は、明らかに誤差になります。これはアナログ入力レベルの小さい乗算型 DAC アプリケーションの場合には、致命的な問題になります。解決方法は簡単です。この場合は図 5 (b) ではなく (a) の方法を使用することです。




図 6. CMOS および電圧スイッチング型 DAC における反転型 R-2R ラダーの可変出力抵抗

共通グラウンドや電源ラインを通じて「外部から到来する電流」は、オフセットやノイズ、その他の誤差を生じさせ、 V_{OS} 誤差と同じように増幅されてしまいます。アンプ回路 (およびその外付け V_{OS} トリム回路)、出力電圧が加わる負荷、DAC リファレンス入力などはすべて、図 7 に示すように DAC のコモン端子を基準にすることが重要です。




図 7. アナログ・コモン端子をバッファ・アンプと負荷回路の基準にする

バイパスとデカップリング

図 8 のように電流出力型 DAC でドライブされる、オペアンプなどの「仮想グラウンド」システムでは、実際には DAC 出力電流はグラウンドに戻らずに、オペアンプの出力段を通して電源ラインのうち 1 つに戻ります。高周波電流の経路のインピーダンスを減らすには、バイパス・コンデンサを接続して、その電流が 1 つ (または 2 つ) の電源端子から DAC のグラウンドに戻るにします。DAC 出力がアクティブの場合は、同じ理由で DAC そのものの電源端子のバイパスが必要になることもあります。

注意：設計者と製図部門では、それぞれの目的が矛盾することがあります。設計者の目的は、正しく機能する回路を設計し、それを組み立てる人に対し重要な情報を伝えることです。製図部門の目的 (あるいはそのように思われるもの) は、導体を表している結線 (図面上のライン) が見事に等電位であるかのような、精密で美しく、きちんと直角にそろった回路図面を作成することです。お気づきかと思いますが、図 7 と図 8 ではこのような芸術性は無視しています。これらの結線では、パターンが実際に動作するように類似させたものになっており、共通アナログ端子に一点接続されています。また図 8 に示すバイパス・コンデンサの結線も、意図的にオペアンプの角をぐりとまわって迂回して電源端子に斜めに接続されており、まっすぐに電源ラインの方に向かって (デバッグのコストが確実に高くつく接続) 伸びていません。製図部門には部門としての考え方があるように思われる場合は、実際に基板パターン設計する担当者に対し、こちらの指示どおりにパターン設計してほしいというメッセージを回路図面上に盛り込みたい時もあるでしょう。






図 8. 仮想グラウンド・アプリケーションでの電源のバイパス。矢印はバイパスされない電流の流れを示しています

役に立たないデカップリングの例を図 9 (a) に示します。ここではオペアンプが負荷をドライブし、電源端子に戻る長いグラウンド・ラインにその負荷が接続されています。アンプの電源デカップリングは、別の長いラインから電源に接続されています。負荷電流のリターン経路は、オペアンプに供給される電源ラインと同じくらいの長さか、それよりももっと長くなっています。このような局所的なデカップリングは効果がないばかりか、電源とグラウンド・ラインに対してノイズを生じさせてしまうことにもなりかねません。



(a) 役に立たない負電源のデカップリング



(b) 負荷の「接地」のために最適化された負電源のデカップリング

図 9. 有効なデカップリングと無効なデカップリング


デカップリングの大切なポイントは「最短パスで電流が戻るようにする」ことです。図 9 (b) は効果的な方法で、デカップリング・コンデンサが、負荷からのリターン経路と負荷電圧を制御する素子との間に最短経路で接続されています。ここでは、オペアンプ内部の PNP 型トランジスタ (V- に接続された) が抵抗性負荷回路をマイナスにドライブしています。オペアンプの V- ピンを負荷のコールド・エンド側 (ドライブされる逆側の端子) にデカッ

プリングすると、最もストレートな高周波電流のリターン経路が得られ、グラウンド・ラインと電源ラインに高周波電流を流すことなくバイパスできます。


グラウンド設計

グラウンド電流をきちんと管理していないために生じる問題を是正するために、多大な労力が費やされ、多数のデカップリング部品が使われます。大規模なシステムや、高レベル信号と低レベル信号が混在するシステムでは、「グラウンド」(または共通ライン)の管理が設計上の重要なポイントになります。デジタル回路のリターン経路や電源接続と同じパターンを、低レベルのアナログ信号に使うのは最悪の設計であり、トラブルの原因になります。

図 10 (a) はコンバータのコモン端子とアナログ・システム間の経路をデジタル信号とアナログ信号とで共有している例です。LSB が 2.5mV に相当するとし、0.1Ω の抵抗を持つリード線に 100mA オーダのデジタル信号の on/off 電流変動がある場合、スパイクやグリッチがなくても 4LSB の不確実性が生じてしまいます。こうなるとこの不適切な配線によって、10 ビットの分解能しか得られないのに、お金をかけて 12 ビット・コンバータを使うのは無駄といえます。



(a) パスの共有により干渉と誤差が生じます。



(b) この接続では、コンバータのデジタル電流も含めてアナログとデジタルの間の共通インピーダンスが最小限に抑えられます。

図 10. 適切なグラウンド配線と不適切なグラウンド

図 10 (b) に示すように、理論的にはアナログ・サブシステムをデジタル・システムのコモン端子へ一点接続で局所的に接続することが良いといえます。この接続方法では、コンバータのデジタル・インターフェースに必要なデジタル信号電流だけがここを流れます。さらにアナログ信号は、これらの電流とパターンを共有しなくて済みます。このアナログ・サブシステムは局所的なコモン・リターン経路がある電源から供給されなければなりません。この局所的なコモン・リターン経路はデジタル・コモンに接続されていますが、他の電流が流れるパターンとは共有されていません。理想状態ではアナログ・システムとデジタル・システムの間には、コンバータ内部の電流以外が流れることはありません。2つの

システム同士がコンバータのポイントで接続されている場合、このシステム以外の電流と共有されるパターンは最短になり、それらの電流からの影響を最小限に抑えることができます。

実際のシステムでは、回路ごとの電流が交錯して流れる経路が複数になるのを避けられないことがよくあります。たとえば複数のDACやADCが含まれるシステムでは、各コンバータにはデジタル信号が流れますが、このとき電流がアナログ信号コモンを経由せざるを得ない場合があります。通常このようなシステムでのグラウンドで生じる問題は、アナログ・コモンをアナログ信号のリターン経路のみとし、デジタル信号や高レベル信号には別のリターン経路を使うことで対処します(図11)。場合によっては、さらに別のシステムのアナログ電源コモンに接続すると効果的なことがあります。アナログ・コモンとデジタル・コモンは1点で接続する必要があるため、モジュール化したシステムでは、安全のためにダイオードを追加してください。キーとなるグラウンドをもつ装置をシステムから取り外す場合などに、これらのダイオードによって個々のシステムのグラウンド間で大きな電圧を発生させないようにすることができます。




図11. 改善されたグラウンド電流の管理(アナログ・コモンとデジタル・コモンは、コンバータかアナログ・システムのところで接続する必要があります。この接続が切断されると、フォルトプロテクトでダイオードが動作します)

共通グラウンドが実際的でない場合

一般に大規模なシステムでは、共通の1点がすべてのアナログ信号の基準になることは実際的ではありません。このような場合、異なるグラウンドの間で信号を伝達するには、何らかの差動(またはアイソレーション)アンプが必要です。これまでオペアンプを利用してきた人なら、単純な減算器、つまり「ダイナミック・ブリッジ」回路を考えるでしょう。こうした回路は、1つのグラウンドを基準電位とする信号を、別のグラウンドを基準電位とした、同レベルの信号や増幅された信号に変換します(図12)。2つのグラウンド(つまり接続点もしくは別々のコモン)の間に生じる電圧差の影響をなくすには、アンプの同相電圧除去機能と、比が良くマッチングした抵抗を使用します。




図12. 差動アンプを使用した同相電圧の影響の除去

オペアンプの場合、基本的に回路の負荷側から電源を供給したり、負荷コモンとの間でデカップリングすることをお勧めします。この理由は図13のような最も一般的なオペアンプの回路アーキテクチャで理解できます。




図13. 代表的なオペアンプ回路アーキテクチャ。出力積分器のリファレンスはV-

オペアンプは差動入力信号をシングルエンド出力信号に変換します。多くの一般的なオペアンプは、V- (場合によってはV+) を基準として差動/シングルエンド変換を行い、変換された信号で積分器をドライブします³。この積分器特性によりアンプの周波数補償を行い、この積分器はシングルエンド出力のV-の電位を基準にして動作します。積分器の非反転入力(基準電位)に印加される高速な信号に対して、積分器は利得1の電圧フォロアとして動作します。そのため、V-端子に印加された高周波成分はそのまま出力に現れてしまいます。アンプのクローズドループ帯域幅を超える周波数成分を持つ信号は、ほとんど減衰せずV-端子から出力に現れます。


図14(a)に示すように、減算器として使用されるオペアンプが、入力信号と同じコモン・ラインを基準として電源供給されていたり、そのコモン・ラインにバイパスされている場合は、そのコモン・ラインに起因する高周波ノイズが出力信号の一部として現れてしまいます。デジタル電流などによって、グラウンド・ノイズがかなりの高周波ノイズを含む場合は、同相電圧除去性能は効果が無くなってしまいます。

一方、図14(b)のようにオペアンプの電源端子が出力信号コモンを基準にしている場合は、グラウンド・ノイズが積分器に影響を与えることはありません。このグラウンド・ノイズが同相入力信号として見えるため、アンプの同相電圧除去性能で減衰させることが可能です(一般にアンプの同相電圧除去性能は、高周波での負電源電圧除去性能に比べてはるかに優れています)。


この減算器でのノイズ除去性能は、よくマッチングしたソース/帰還抵抗比に依存するため、あらゆる場合で使用できるわけではありません。信号源インピーダンスが制御できないか、非常に高い場合には、減算器(またはダイナミック・ブリッジ)を使うことは現実的な方法ではありません。このような場合は、計装アンプを使うことで、グラウンド・ノイズや位置的に離れたグラウンド間で生じる問題を回避できることもあります。

³ 脚注2に記載した参考文献では、32ほどのデバイス・ファミリーの積分器リファレンスと補償方法について詳細に説明しています。

AD521 などの IC 計装アンプは、高い信号源インピーダンスをもつ差動信号入力にも対応し、固定ゲイン（入出力端子間を接続し全体的な帰還構成にすることなく設定可能）設定によるリファレンス端子を基準電位とした出力電圧が得られます。このアンプは、別置の負荷回路のコモン入力端子にも接続できます（図 15）。



(a) 入力コモンへデカップリングすると、積分器端子から負荷までのパスのグラウンド・ノイズが出力信号に混入します



(b) 出力コモンへデカップリングすると、積分器の基準電位経路のグラウンド・ノイズが除去されます。出力信号中のグラウンド・ノイズは最小限に抑えられます

図 14. 減算器の適切なデカップリングと不適切なデカップリング (V^- を基準とする積分器付きのオペアンプを使用)




図 15. 計装アンプによる異なるグラウンド間のインターフェース

計装アンプの中にはきわめて多機能なものがあり、コモンのリターン経路を分離したままで、別な機能を付け加えることもできます。たとえばリファレンス出力端子を使用して、出力に固定または可変のバイアス電圧を重畳できます。

同相電圧がきわめて大きい場合や、安全のため絶縁インターフェースが不可欠な場合は、286 などのアイソレーション・アンプや絶縁 DC/DC コンバータでドライブされるアンプを使用することが望ましいこともあります。

A/D コンバータ

多くの A/D コンバータの入力インピーダンスは変換動作中に変化し、入力信号を供給するアンプの性能に影響を及ぼすことがあります。

たとえば、逐次比較型 (SAR) A/D コンバータでは、入力電流はテスト電流と比較されます（図 16）。比較点はダイオードでクランプされていますが、プラスとマイナスに数百 mV 振れることがあります。これによって入力電流が変調されてしまいます。帰還アンプの出力インピーダンスは、ループ・ゲインによって見かけ上低く抑えられています。高周波ではゲインが低下し、アンプの出力インピーダンスはオープンループ時の大きさまで上昇します。大部分の IC アンプでは電流制限抵抗があり、オープンループ出力インピーダンスの最低値は 25Ω になっています（通常は $100\sim 200\Omega$ ）。




図 16. 逐次比較型 A/D コンバータと入力信号源のオペアンプとの関係

A/D コンバータの入力負荷変動に起因する電流が数百 μA であっても、瞬時入力電圧に誤差を生じさせることがあります。A/D コンバータの変換速度とアンプの帯域幅特性がそれぞれ相互に十分な場合、A/D コンバータが比較動作を開始する前にアンプ出力が規定電圧に戻ることができるため、誤差はほとんど発生しません。しかし多くの高精度アンプは帯域幅が比較的狭帯域になっており、このためアンプ出力はこの過渡変化からの回復が非常に遅くなります。基本的に小さい誤差さえ許容できない高分解能システムでは、高精度アンプが多用されています。その結果、高速・高分解能システムでは、アンプ出力で生じる過渡変化による誤差の影響を受けてしまうことがあります。

この問題を解決するには、いくつかの方法があります。おそらく最も簡単な方法は、AD572 などの専用バッファを内蔵した A/D コンバータを使用することですが、モジュラー型の大部分のタイプも利用できます。別の場合には、低出力インピーダンスのサンプル&ホールド・アンプがサンプリング機能を実現するだけでなくバッファ機能にもなります。それ以外の解決法としては、出力電流制限抵抗が内蔵されていない AD509 などの広帯域オペアンプを（注意しながら）使用することもできます。最後に、低速の高精度アンプの出力を増強するためフィードバック・ループ内にバッファを追加する方法があります。これは難しいことではありません。

図 17 に NPN 型と PNP 型トランジスタを複合結合型として構成したシンプルなユニティゲイン・バッファを示します。このバッファは高い周波数でも低い出力インピーダンス値を維持します。この複合結合型で使用するトランジスタを選択するときには、入力側に高周波トランジスタ（この場合は NPN）、出力側に比較的低速のトランジスタ（PNP）を選ぶとうまくいきます。




図 17. ループ内にバッファを追加しユニポーラ ADC へのドライブ能力を増強します

このバッファには電流制限機能がないため、PNP 型トランジスタとしては、200~300mA 程度の電流制限付き電源から電流を引き出せるレベルの、小パワー・トランジスタが良いでしょう。システムが絶対に過負荷にさらされない場合には、もっと小さい PNP も使用できます。このバッファはプラス側単一極性信号用であり、有効動作電圧範囲において出力インピーダンスを低く保つため、図中の 3kΩ の抵抗で十分なバイアス電流を流しています。

図 18 に両極性入力信号の条件でも高い性能を発揮できる、より複雑な保護付きバッファ回路を示します。電圧範囲が両極性でもバッファがカットオフしないように、AD580 電圧リファレンスを定電流負荷として使用しています。このバッファ回路にもバイパス抵抗があり、電源ラインを過負荷にすることなく、出力電流を制限できます。




図 18. ADC にバイポーラ信号をドライブできる保護付きバッファ

終わりに

説明してきたように、本書の目的はアナログ回路をインターフェース回路として実装するときの複数の問題を指摘し、それを解決策へと導き、その具体的なアイデア（「レシピどおりの処方」ではありません）を提供することでした。読者が今後システム設計に着手するとき、これらのアイデアが役立ち、少しでも楽に開発をしていただくことができればと思っています。