

16ビットADCによる簡素化された電流測定

- デザインノート341

Mark Thoren

はじめに

LTC[®]2433-1はDC測定用の高性能16ビット・デルタシグマADCです。入力ノイズフロアが $1.45 \mu\text{V}_{\text{RMS}}$ でリファレンスの範囲が $100\text{mV} \sim V_{\text{CC}}$ なので、入力の分解能と範囲を多様なアプリケーション向けに最適化することができます。柔軟なSPIインタフェースをセルフクロックに設定することができるので、ADCのリファレンスをデータ収集システムとは異なる電位にしなければならないアプリケーションで、デジタル信号の分離やレベルシフトが簡素化されます。

データの転送

フルスケール 5.4A の -48V テレコム用電源の電流モニタを図1aに示します。LTC2433-1のシリアル・インタフェースは内部シリアル・クロック、連続変換モードに設定されています。このモードはチップ・セレクトを“L”に接続し、SCKを電源立上げ時に“H”に引き上げることで選択されます。このモードでは、LTC2433-1は1秒当たり6.8サンプルを連続的に変換し、そのデータを $17.5\text{kHz} \pm 2\%$ (内部発振器の許容誤差)のシリアル・データ・レートで出力します。

LTC2433-1のシリアル・データのフォーマットは非同期の受信に適しています。変換実行中、SDOは“H”になります。変換終了時にSDOは2クロック・サイクルのあいだ“L”になり(EOCビットとDUMMYビット) 次に残りのデー

タ・ビットを引き続き出力します。このように、RS232などの標準的非同期通信方式の場合のように、EOCビットを開始ビットとして使うことができます。残念なことに、内部発振器の許容誤差のため、19ビット全てを非同期で受信するのは危険です。1つの解決策は水晶でコントロールされたクロック信号を F_{O} ピンに与えることですが、もっと簡単(かつ安価)な方法があります。

SDO信号とSCK信号をXOR結合すると、マンチェスター・エンコーディングに似た、クロック情報が埋め込まれたシリアル・データ信号が発生し、これはマイクロコントローラまたはFPGAを使って簡単にデコードすることができます。データのフォーマットを図2に示します。

変換実行中、SCKとSDOは両方も“H”なので、XOR出力は“L”になります。変換終了時、SDOとSCKの両方が“L”になるためグリッチが生じることがありますが、SDOとSCKのエッジは内部ゲートの遅延分離されているだけなので、グリッチは大きくても 10ns です。受信側のデバイスは、グリッチではなく開始ビットであることを確認するため、少なくとも 20ns の“H”レベルを待つべきです。(示されている光カプラ回路は 500ns より狭いパルスには応答しませんので、グリッチは問題ではありません。) 次の立上りエッジはDUMMYビットの中央で、これはSIGNビットのサンプリングを $3/4$ ビット後に同期させます。

▲、LTC、LTはリニアテクノロジー社の登録商標です。





図1a . - 48V電流モニタ






図2. タイミング図

SIGNをサンプリングした後、次の遷移はさらに3/4ビット遅れて始まり、D15のサンプリングを同期させます。すべてのデータ・ビットが受信されるまでこのプロシージャが続きます。

このデータ受信の手法では、光カプラの立上り時間と立下り時間の差、受信デバイスのタイミング誤差、LTC2433-1の内蔵発振器の2%の誤差を含む - 50% ~ 33%の総タイミング誤差を許容します。

データ受信の疑似コード

以下の疑似コードを適当なマイクロコントローラに移植するか、またはこれらの疑似コードを使ってプログラマブル・ロジック・デバイスでステートマシンを設計することができます。

1. 20nsを越すデータの“H”状態を待つ。
2. “L”を待つ。これは開始ビットの終了点です。
3. 遷移点を待つ(ダミービットの中点)
4. クロック周期の3/4だけ待つ
5. SIGNをサンプリングし、遷移点を待つ
6. クロック周期の3/4だけ待つ
7. D15をサンプリングし、遷移点を待つ
8. クロック周期の3/4だけ待つ
9. D14をサンプリングし、遷移点を待つ
10. すべてのビットが読み取られるまで継続する

この回路は20MHzで動作するPICマイクロコントローラを使ってテストされました。十分なタイミング・マージンがあるか徹底してコードをテストします。また、データの読み取りプロシージャが割り込みによって阻止されると生じる可能性のあるエッジの欠落の場合のタイムアウトがコードに備わっていることが、良いプログラミングでは不可欠です。これは、19ビットをすべて出力するのに要する理論上の時間の倍以上読み出しに時間がかかると読み出しを中止することにより、簡単に実現できます。

データシートのダウンロード

<http://www.linear-tech.co.jp/ds/j2433f.html>

電源とアナログ入力

図1aの電源とリファレンスはLT[®]1029高精度シャント・リファレンスから得られます。LT1029の電流が常に少なくとも1mAになるように直列抵抗を選択します。変換実行中、LTC2433-1には200μA流れます。データ出力フェーズでは、ADCの電流は4μAに低下し、6N139光カプラには50%のデューティ・サイクルで2mA流れます。6N139はこのアプリケーションの低入力電流と中程度の速度の要件を満たします。変換中はLEDをオフしておくため、データを反転する必要があります。

5Vリファレンスは電流測定のために108mVまで分割され、差動入力範囲は±54mVとなり、4mVのオーバーレンジ能力をもって50mVの標準出力電流シャントに適合します。電圧をモニタするアプリケーションでは、5Vリファレンスを直接使うことができ、その結果定まる±2.5Vの入力範囲に適合するように入力を分割することができます。

この回路は多様なアプリケーションに適応させることができます。図1bは100Vまでの上側の電流検出に適しています(電流源トランジスタの電力消費によって制限されず)。図1cは負電源の下側検出の場合です。図1dは電力とリファレンス電圧の両方に小型のテレコム・トランスとLT1790-5直列リファレンスを使った完全な絶縁型電源です。

まとめ

LTC2433-1は困難なDCモニタの問題に対する簡単でコスト効率の高いソリューションです。この高精度ADCを「源流」に配置することにより、複雑かつ不正確なアナログのレベル・シフトを従来は必要としたアプリケーションを簡素化することができます。必要なものは、LTC2433-1の提供する柔軟なSPIインタフェースに加えて、差動入力とリファレンスの独創的ですが簡単な応用だけです。