

LTC1564: デジタル制御アンチエイリアシング/リコンストラクション・フィルタによる高性能DSPデザインの簡素化 - デザインノート276


Max W. Hauser and Philip Karantzalis

はじめに

一般に、アナログ・アンチエイリアシング・フィルタは、ADコンバータの入力の広帯域信号の帯域制限に使われます。さらに、コンバータのサンプリング・レートが変化すると、それに応じてアンチエイリアシング・フィルタのパスバンドを増減させる必要があります。高分解能コンバータ用の、周波数調節可能なアナログ・フィルタには高価な高精度部品が多数必要です。LTC[®]1564を使うと、データ収集装置やデジタル信号処理(DSP)システムのデザインは、コーナー周波数 f_C (f_C の範囲は10kHzステップで10kHz~150kHz)のデジタル制御付きの、低ノイズ、コンティニュアスタイム「ブリック・ウォール」ローパス・フィルタを手に入れることができます。LTC1564にはデジタルで利得をプログラム可能なアンプ(PGA、1V/Vステップで1V/V~16V/V)も内蔵されています。簡単な、オンチップのラッチ付きデジタル・インタフェースにより、コーナー周波数と利得が制御されます。LTC1564は小型16ピンSSOPで、全範囲2.7V~10.5Vの電源(単電源または両電源)で動作します。

フィルタの性能と動作

LTC1564はレール・トゥ・レール出力付きの高分解能フィルタです。2つのストップバンド・ノッチを備えた8次のローパス応答により、 f_C の2.5倍で約100dBの減衰となるので、高分解能のアンチエイリアシング・フィルタとして最適です。フィルタの次数が高いにもかかわらず、広帯域ノイズは20kHzのコーナー周波数およびユニティ・ゲインでわずか $33 \mu V_{RMS}$ (標準)であり、これは $\pm 5V$ 電源のレール・トゥ・レール最大信号レベルより100dB下の値です。出力を基準にしたノイズは高い利得設定でわずかに上昇します。最大24dB(16V/V)の利得設定で、上に述べたのと同じ20kHzでの応答は、出力ノイズ・レベルが $40 \mu V_{RMS}$ (つまり入力を基準にしたノイズが $2.5 \mu V_{RMS}$)です。LTC1564の利得制御はフィルタの不可欠の要素であり、意図的に全体ノイズを最小化する独自の方法が使われています。この機能を別個の変利得アンプとフィルタ回路を使って実現するのは非常に困難です。LTC1564はおおよそ「100-100-100」の性能でローパス・フィルタの要求を満足させます。つまり、ストップバンド減衰が100dB、SN比(SNR)が100dB、さらに帯域幅が100kHzです。

 LTCとLTはリニアテクノロジー社の登録商標です。

LTC1564を使うのに、フィルタの専門家やアナログ・デザイナーである必要はありません。アナログ・ピンは3本しかありません。つまり、入力、出力、および電源電圧の半分の基準電圧点AGNDです(図1)。その他のピンはデジタル・コントロールと電源です。LTC1564はアナログ入力ジャックとアナログ出力ジャック、さらに「周波数」および「利得」というラベルの付いた2個のロータリ・スイッチを備えた箱に収まった装置とみなすことができます。周波数設定値「F」と利得設定値「G」はFとGのデジタル入力ピンから入力される4ビットのコードです(表1)。さらに、Fコードを0000に設定すると、「ミュート」状態になり、フィルタは完全に電源の入ったままですが、利得はゼロ(標準 - 100dB)です。LTC1564のデジタル入力のロジック・レベルは公称レール・トゥ・レールCMOSです(シングル3Vまたは5V電源動作またはデュアルの $\pm 5V$ 電源動作ではロジック1は V^+ でロジック0は0V)。




図1. デュアル電源回路

表1. LTC1564のコーナー周波数と利得のプログラミング

F3	F2	F1	F0	G3	G2	G1	G0	MODE
0	0	0	1	0	0	0	0	$f_C = 10\text{kHz}$, Passband Gain = 1V/V (0dB)
1	1	1	1	0	0	0	0	$f_C = 150\text{kHz}$, Passband Gain = 1V/V (0dB)
0	0	0	1	1	1	1	1	$f_C = 10\text{kHz}$, Passband Gain = 16V/V (24dB)
0	0	0	0	Don't Care				Mute State, Zero Gain

アプリケーション例：2チップ構成の汎用DSPフロントエンド
 図2では、LTC1564フィルタが16ビット、500kspsのADコンバータLTC1608をドライブしており、利得とサンプリング・レートが可変で、アナログ帯域幅が150kHzまで可変の、柔軟性の高い、完全な16ビットアナログ-デジタル信号インタフェースを構成しています。LTC1564の周波数設定「F」コードとLTC1608のCONVST入力(ピン31)によって制御されるサンプリング・レートにより、信号の帯域幅とアンチエイリアシング・フィルタ特性が設定されます。

一例として、LTC1564のパスバンド・コーナー(f_c)を100kHzに設定し、LTC1608によってサンプリング・レート(f_s)を500kspsに設定すると、 $f_s/2$ (250kHz)のクリティカル・アナログ・フォールディング周波数で100dBのアンチエイリアシング保護を与えます。別の独立した選択肢として、 $5 \cdot f_c$ より低いレート(f_s)でサンプリングします。こうすると、フォールディング周波数($f_s/2$)が $2.5 \cdot f_c$ からアナログ・フィルタのロールオフ・バンド内のどこかに移動するので、フィルタの除去能力は100dBには達しません。このため、 $f_s/2$ 以上の信号のアンチエイリアス除去が低下しますが、それでも多くのアプリケーションでは十分なアンチエイリアス保護を与えます。特に、多くの場合そうであるように、 $f_s/2$ 以上のエイリアス可能な信号が f_c 以下の所期の信号よりもレベルが低い場合、十分なアンチエイリアス保護を与えます。図2の回路は、適切なADCサンプリング・レートとフィルタのFコードを選択することにより、これらの選択肢のどちらか、または両方を実現することができます。

図3に示します。LTC1564を使って40kHz、100mV_{RMS}のサイン波を4.5V_{p-p}に予め増幅し、LTC1608 ADCの入力範囲に近いスパンにしました。LTC1564はカットオフ周波数と利得がそれぞれ50kHzと16V/Vに設定され、ADCのサンプリング周波数は204.8kHzです。全高調波歪み(THD)は86dB下で、ダイナミックレンジは109dBです(フィルタのノイズは利得にともなって増加しないので、プログラム可能なフィルタ利得はダイナミックレンジをユニティ・ゲインの範囲を超えて拡張します)。

まとめ
 高分解能アンチエイリアシングに加えて、LTC1564はDAコンバータ(DAC)の出力の不必要な高周波信号スペクトルを除去するリコンストラクション・フィルタとして役立ちます。簡単で、小型で、経済的で、高性能なデジタル信号の処理と発生のためのシステム・ハードウェアにはLTC1564が2個と、ADCとDACがそれぞれ1個だけ必要です。




図3．図2の回路のデジタル出力のFFTのプロット

図2の回路のデジタル出力のFFTスペクトルの測定結果を




図2．汎用DSPフロントエンド

データシートのダウンロード

<http://www.linear-tech.co.jp/ds/j1564f.html>

リニアテクノロジー株式会社

102-0094 東京都千代田区紀尾井町 3-6 秀和紀尾井町パークビル 8F
 TEL(03)5226-7291 FAX(03)5226-0268
<http://www.linear-tech.co.jp>

dn276f 0102 34K • PRINTED IN JAPAN



© LINEAR TECHNOLOGY CORPORATION 2002