

I²C 端口扩展器，带有8个漏极开路 I/O 口

概述

MAX7321是2线串行接口外设器件，可提供8个漏极开路 I/O 端口，带有可选择的内部上拉和瞬态检测。每个端口均可配置为逻辑输入或漏极开路输出。端口具有+6V 过压保护，与电源电压无关。

连续监视所有配置为输入的 I/O 端口的状态变化(瞬态检测)，状态变化通过漏极开路、具有+6V 容限的 $\overline{\text{INT}}$ 输出指示。锁存中断，允许瞬态检测。当随后通过串行接口访问 MAX7321 时，任何待处理中断均被清除。

漏极开路输出的额定吸收电流为20mA，并能驱动LED。

$\overline{\text{RST}}$ 输入可清除串行接口，终止与 MAX7321 的任何 I²C 收发通信。

MAX7321 使用带4电平逻辑的2个地址输入，可提供16个 I²C 从地址。这些从地址还决定 I/O 端口的上电逻辑状态，使能或禁止四个端口分组中的内部40k Ω 上拉。

MAX7321 是引脚兼容的端口扩展器系列产品中的一员，可配置成输入端口、漏极开路 I/O 端口或推挽输出端口(参见表1)。


MAX7321 采用16引脚 QSOP 和 TQFN 封装，额定工作在汽车级温度范围(-40°C 至 +125°C)。

应用

蜂窝电话
SAN/NAS
服务器

笔记本电脑
卫星通信
汽车

引脚配置



特性

- ◆ 400kHz I²C 串行接口
- ◆ +1.71V 至 +5.5V 工作电压
- ◆ 8个漏极开路 I/O 端口，额定吸收电流达20mA
- ◆ I/O 端口提供+6V 过压保护
- ◆ 所有端口都可配置为逻辑输入或漏极开路输出
- ◆ 可选择 I/O 端口上电后的默认逻辑状态
- ◆ 瞬变锁定，允许在读操作之间检测
- ◆ 输入变化时触发 $\overline{\text{INT}}$ 输出
- ◆ AD0 和 AD2 输入可设置16个从地址
- ◆ 待机电流低至0.6 μ A (典型值)
- ◆ 工作温度范围：-40°C 至 +125°C

订购信息

PART	TEMP RANGE	PIN-PACKAGE	TOP MARK	PKG CODE
MAX7321AEE+	-40°C to +125°C	16 QSOP	—	E16-4
MAX7321ATE+	-40°C to +125°C	16 TQFN-EP**	ADC	T1633-4

**EP = 裸焊盘。
+ 表示无铅封装。

选型指南

PART	INPUTS	INTERRUPT MASK	OPEN-DRAIN OUTPUTS	PUSH-PULL OUTPUTS
MAX7319	8	Yes	—	—
MAX7320	—	—	—	8
MAX7321	Up to 8	—	Up to 8	—
MAX7322	4	Yes	—	4
MAX7323	Up to 4	—	Up to 4	4
MAX7328	Up to 8	—	Up to 8	—
MAX7329	Up to 8	—	Up to 8	—

引脚配置(续)在数据资料的最后给出。
典型应用电路、功能框图在数据资料的最后给出。

I²C 端口扩展器，带有 8 个漏极开路 I/O 口

MAX7321

ABSOLUTE MAXIMUM RATINGS

(All voltages referenced to GND.)

Supply Voltage V+	-0.3V to +6V
SCL, SDA, AD0, AD2, $\overline{\text{RST}}$, INT, P0-P7	-0.3V to +6V
P0-P7 Sink Current	25mA
SDA Sink Current	10mA
INT Sink Current	10mA
Total V+ Current	50mA
Total GND Current	100mA

Continuous Power Dissipation (T_A = +70°C)

16-Pin QSOP (derate 8.3mW/°C above +70°C)	667mW
16-Pin TQFN (derate 15.6mW/°C above +70°C)	1250mW
Operating Temperature Range	-40°C to +125°C
Junction Temperature	+150°C
Storage Temperature Range	-65°C to +150°C
Lead Temperature (soldering, 10s)	+300°C

Stresses beyond those listed under "Absolute Maximum Ratings" may cause permanent damage to the device. These are stress ratings only, and functional operation of the device at these or any other conditions beyond those indicated in the operational sections of the specifications is not implied. Exposure to absolute maximum rating conditions for extended periods may affect device reliability.

ELECTRICAL CHARACTERISTICS

(V+ = +1.71V to +5.5V, T_A = -40°C to +125°C, unless otherwise noted. Typical values are at V+ = +3.3V, T_A = +25°C.) (Note 1)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
Operating Supply Voltage	V+		1.71		5.50	V
Power-On Reset Voltage	VPOR	V+ falling			1.6	V
Standby Current (Interface Idle)	ISTB	SCL and SDA and other digital inputs at V+		0.6	1.5	μA
Supply Current (Interface Running)	I+	f _{SCL} = 400kHz; other digital inputs at V+		23	55	μA
Input High Voltage SDA, SCL, AD0, AD2, $\overline{\text{RST}}$, P0-P7	V _{IH}	V+ < 1.8V V+ ≥ 1.8	0.8 x V+			V
Input Low Voltage SDA, SCL, AD0, AD2, $\overline{\text{RST}}$, P0-P7	V _{IL}	V+ < 1.8V V+ ≥ 1.8V			0.2 x V+ 0.3 x V+	V
Input Leakage Current SDA, SCL, AD0, AD2, $\overline{\text{RST}}$, P0-P7	I _{IH} , I _{IL}	SDA, SCL, AD0, AD2, $\overline{\text{RST}}$, P0-P7 at V+ or GND, internal pullup disabled	-0.2		+0.2	μA
Input Capacitance SDA, SCL, AD0, AD2, $\overline{\text{RST}}$, P0-P7				10		pF
Output Low Voltage P0-P7	V _{OL}	V+ = +1.71V, I _{SINK} = 5mA V+ = +2.5V, I _{SINK} = 10mA V+ = +3.3V, I _{SINK} = 15mA V+ = +5V, I _{SINK} = 20mA		90 110 130 140	180 210 230 250	mV
Output Low Voltage SDA	V _{OLSDA}	I _{SINK} = 6mA			250	mV
Output Low Voltage $\overline{\text{INT}}$	V _{OLINT}	I _{SINK} = 5mA		130	250	mV
Port Input Pullup Resistor	R _{PU}		25	40	55	kΩ

I²C 端口扩展器，带有 8 个漏极开路 I/O 口

MAX7321

PORT AND INTERRUPT $\overline{\text{INT}}$ TIMING CHARACTERISTICS

(V₊ = +1.71V to +5.5V, T_A = -40°C to +125°C, unless otherwise noted. Typical values are at V₊ = +3.3V, T_A = +25°C.) (Note 1)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
Port Output Data Valid	t _{PPV}	C _L ≤ 100pF			4	μs
Port Input Setup Time	t _{PSU}	C _L ≤ 100pF	0			μs
Port Input Hold Time	t _{PH}	C _L ≤ 100pF	4			μs
$\overline{\text{INT}}$ Input Data Valid Time	t _{IV}	C _L ≤ 100pF			4	μs
$\overline{\text{INT}}$ Reset Delay Time from STOP	t _{IP}	C _L ≤ 100pF			4	μs
$\overline{\text{INT}}$ Reset Delay Time from Acknowledge	t _{IR}	C _L ≤ 100pF			4	μs

TIMING CHARACTERISTICS

(V₊ = +1.71V to +5.5V, T_A = -40°C to +125°C, unless otherwise noted. Typical values are at V₊ = +3.3V, T_A = +25°C.) (Note 1)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
Serial-Clock Frequency	f _{SCL}				400	kHz
Bus Free Time Between a STOP and a START Condition	t _{BUF}		1.3			μs
Hold Time (Repeated) START Condition	t _{HD, STA}		0.6			μs
Repeated START Condition Setup Time	t _{SU, STA}		0.6			μs
STOP Condition Setup Time	t _{SU, STO}		0.6			μs
Data Hold Time	t _{HD, DAT}	(Note 2)			0.9	μs
Data Setup Time	t _{SU, DAT}		100			ns
SCL Clock Low Period	t _{LOW}		1.3			μs
SCL Clock High Period	t _{HIGH}		0.7			μs
Rise Time of Both SDA and SCL Signals, Receiving	t _R	(Notes 3, 4)		20 + 0.1C _b	300	ns
Fall Time of Both SDA and SCL Signals, Receiving	t _F	(Notes 3, 4)		20 + 0.1C _b	300	ns
Fall Time of SDA, Transmitting	t _{F, TX}	(Notes 3, 4)		20 + 0.1C _b	250	ns
Pulse Width of Spike Suppressed	t _{SP}	(Note 5)		50		ns
Capacitive Load for Each Bus Line	C _b	(Note 3)			400	pF
$\overline{\text{RST}}$ Pulse Width	t _W		500			ns
$\overline{\text{RST}}$ Rising to START Condition Setup Time	t _{RST}		1			μs

Note 1: All parameters tested at T_A = +25°C. Specifications over temperature are guaranteed by design.

Note 2: A master device must provide a hold time of at least 300ns for the SDA signal (referred to V_{IL} of the SCL signal) in order to bridge the undefined region of SCL's falling edge.

Note 3: Guaranteed by design.




Note 4: C_b = total capacitance of one bus line in pF. I_{SINK} ≤ 6mA. t_R and t_F measured between 0.3 × V₊ and 0.7 × V₊.

Note 5: Input filters on the SDA and SCL inputs suppress noise spikes less than 50ns.

I²C 端口扩展器，带有 8 个漏极开路 I/O 口

典型工作特性

(T_A = +25°C, unless otherwise noted.)



引脚说明

引脚		名称	功能
QSOP	TQFN		
1, 3	15, 1	AD0, AD2	地址输入端。通过AD0和AD2选择器件的从地址。将AD0和AD2连接到GND、V+、SCL或SDA，可提供四种逻辑组合(见表3)。
2	16	$\overline{\text{RST}}$	复位输入，低电平有效。驱动 $\overline{\text{RST}}$ 为低，以清除2线接口。
4-7, 9-12	2-5, 7-10	P0-P7	输入/输出端口。P0至P7是漏极开路I/O。
8	6	GND	地。
13	11	$\overline{\text{INT}}$	中断输出。 $\overline{\text{INT}}$ 是漏极开路输出。
14	12	SCL	I ² C兼容的串行时钟输入。
15	13	SDA	I ² C兼容的串行数据I/O。
16	14	V+	正电源电压。用0.047µF陶瓷电容将V+旁路到GND。
—	EP	EP	裸露焊盘。裸露焊盘接GND。

I²C 端口扩展器，带有 8 个漏极开路 I/O 口

MAX7321

详细说明

功能说明

MAX7319–MAX7329 系列器件比较

MAX7319–MAX7323 系列包括 5 种引脚兼容的 8 端口扩展器，每种器件优化于不同的应用。MAX7328 和 MAX7329 是工业标准器件。

MAX7324–MAX7327 系列包括 4 种引脚兼容的 16 端口扩展器。集成了 MAX7320 和 MAX7319、MAX7321、MAX7322、MAX7323 的功能之一。

MAX7321 是通用端口扩展器，工作在 +1.71V 至 +5.5V 电源，提供 8 个漏极开路 I/O 端口。每个漏极开路输出端的额定吸收电流为 20mA，整个器件全部端口组合吸收电流的额定值为 100mA。输出端可以驱动连接在最高 +5.5V 电源的负载，且与 MAX7321 的电源电压无关。

通过地址选择输入端 AD0 和 AD2，可将 MAX7321 设定在 16 个 I²C 从地址 (0x60 到 0x6F) 之一，并可通过高达 400kHz 的 I²C 串行接口访问。总线闭锁时， $\overline{\text{RST}}$ 输入清除串行接口，终止与 MAX7321 的任何串行通信。

表 1. MAX7319–MAX7329 系列器件比较

PART	I ² C SLAVE ADDRESS	INPUTS	INPUT INTERRUPT MASK	OPEN-DRAIN OUTPUTS	PUSH-PULL OUTPUTS	APPLICATION
8-PORT EXPANDERS						
MAX7319	110xxxx	8	Yes	—	—	Input-only versions: 8 input ports with programmable latching transition detection interrupt and selectable pullups. Offers maximum versatility for automatic input monitoring. An interrupt mask selects which inputs cause an interrupt on transitions, and transition flags identify which inputs have changed (even momentarily) since the ports were last read.
MAX7320	101xxxx	—	—	—	8	Output-only versions: 8 push-pull outputs with selectable power-up default levels. Push-pull outputs offer faster rise time than open-drain outputs, and require no pullup resistors.
MAX7321	110xxxx	Up to 8	—	Up to 8	—	I/O versions: 8 open-drain I/O ports with latching transition detection interrupt and selectable pullups. Open-drain outputs can level shift the logic-high state to a higher or lower voltage than V ₊ using external pullup resistors. Any port can be used as an input by setting the open-drain output to logic-high. Transition flags identify which inputs have changed (even momentarily) since the ports were last read.
MAX7322	110xxxx	4	Yes	—	4	4 input-only, 4 output-only versions: 4 input ports with programmable latching transition detection interrupt and selectable pullups; 4 push-pull outputs with selectable power-up default levels.

I²C端口扩展器，带有8个漏极开路I/O口

表 1. MAX7319–MAX7329 系列器件比较(续)

PART	I ² C SLAVE ADDRESS	INPUTS	INPUT INTERRUPT MASK	OPEN-DRAIN OUTPUTS	PUSH-PULL OUTPUTS	APPLICATION
MAX7323	110xxxx	Up to 4	—	Up to 4	4	4 I/O, 4 output-only versions: 4 open-drain I/O ports with latching transition detection interrupt and selectable pullups. 4 push-pull outputs with selectable power-up default levels.
MAX7328 MAX7329	0100xxx 0111xxx	Up to 8	—	Up to 8	—	8 open-drain I/O ports with nonlatching transition detection interrupt and pullups on all ports. All ports power up as inputs (or logic-high outputs). Any port can be used as an input by setting the open-drain output to logic-high.
16-PORT EXPANDERS						
MAX7324	101xxxx and 110xxxx	8	Yes	—	8	Software equivalent to a MAX7320 plus a MAX7319.
MAX7325		Up to 8	—	Up to 8	8	Software equivalent to a MAX7320 plus a MAX7321.
MAX7326		4	Yes	—	12	Software equivalent to a MAX7320 plus a MAX7322.
MAX7327		Up to 4	—	Up to 4	12	Software equivalent to a MAX7320 plus a MAX7323.

通过将端口输出置为高电平(对于漏极开路输出，逻辑高意味着高阻态)，可使每个端口配置成逻辑输入端。通过串行接口读取MAX7321时，可读回该端口的实际逻辑电平。

用作输入时，漏极开路端口提供锁存瞬态检测。对所有输入端口的变化进行连续监测。输入端的变化将8个标志位中的一个置位，以便区分发生变化的输入端。随后的MAX7321读操作或写操作将清除所有标志位。

对锁存中断输出 \overline{INT} 进行编程，可标记用作输入端口的逻辑变化。每个输入端口数据的变化都会将 \overline{INT} 置为逻辑低电平。通过串行接口改变I/O端口电平不会引起中断。在下次通过串行接口访问MAX7321时，将清除中断输出 \overline{INT} 。

通过地址设置输入AD0和AD2可选择V₊的内部上拉电阻。输入端口的上拉以四个为一组进行使能控制(见表3)。

利用从地址选择确保上电时用作输入的I/O端口为高电平。内部上拉使能的I/O端口，默认为逻辑高电平输出；内部上拉禁止的端口，默认为逻辑低电平输出。通过地址选

择输入端AD0和AD2设置输出端口的上电逻辑电平。四个端口为一组，在上电时默认为逻辑高电平或逻辑低电平(见表3)。

初始上电

上电时，瞬态检测逻辑复位，同时清除 \overline{INT} 。瞬态标记被清除，表示数据没有变化。可根据I²C从地址选择输入端口AD0和AD2，设置8个I/O端口的上电默认状态(表3)。对于用作输入的I/O端口，确保其默认状态为逻辑高电平，这样I/O端口在上电期间处于高阻态。通过使能上拉，也可在上电期间将所有I/O端口配置为逻辑高电平。

上电复位

MAX7321集成了上电复位(POR)电路，上电时可确保所有寄存器复位到已知状态。当V₊上升到V_{POR}(1.6V，最大值)以上时，POR电路释放寄存器和2线接口，正常工作。当V₊跌落到V_{POR}以下时，MAX7321将所有寄存器内容复位到POR默认值(表3)。

I²C 端口扩展器，带有 8 个漏极开路 I/O 口

表 2. 8 端口扩展器系列的读、写访问

PART	I ² C SLAVE ADDRESS	INPUTS	INTERRUPT MASK	OPEN-DRAIN OUTPUTS	PUSH-PULL OUTPUTS	I ² C DATA WRITE	I ² C DATA READ
MAX7319	110xxxx	8	Yes	—	—	<I7-I0 interrupt mask>	<I7-I0 port inputs> <I7-I0 transition flags>
MAX7320	101xxxx	—	—	—	8	<O7-O0 port outputs>	<O7-O0 port inputs>
MAX7321	110xxxx	Up to 8	—	Up to 8	—	<P7-P0 port outputs>	<P7-P0 port inputs> <P7-P0 transition flags>
MAX7322	110xxxx	4	Yes	—	4	<O7, O6 outputs, I5-I2 interrupt mask, O1, O0 outputs>	<O7, O6, I5-I2, O1, O0 port inputs> <O, 0, I5-I2 transition flags, 0, 0>
MAX7323	110xxxx	Up to 4	—	Up to 4	4	<port outputs>	<O7, O6, P5-P2, O1, O0 port inputs> <O, 0, P5-P2 transition flags, 0, 0>
MAX7328	0100xxx	Up to 8	—	Up to 8	—	<P7-P0 port outputs>	<P7-P0 port inputs>
MAX7329	0111xxx	Up to 8	—	Up to 8	—	<P7-P0 port outputs>	<P7-P0 port inputs>

RST 输入

RST 输入可禁止任何与 MAX7321 相关的 I²C 通信，强制 MAX7321 进入 I²C STOP 状态。复位不影响中断输出 (INT)。

待机模式

当串行接口空闲时，MAX7321 自动进入待机模式，吸收最小的电源电流。

从地址、上电默认逻辑电平和输入上拉选择

地址输入 AD0 和 AD2 用来设置 MAX7321 的从地址、端口上电后的 I/O 状态和选择带上拉电阻的输入。内部上拉和上电默认状态以四个端口为一组进行设定(表 3)。MAX7319、MAX7321、MAX7322 和 MAX7323 从地址范围(110xxxx)与 MAX7320 (101xxxx)的从地址范围不同(表 2)。

MAX7321 的从地址由每次 I²C 传输决定，无论该传输是否是真正寻址 MAX7321。MAX7321 能在传输期间辨别出地址输入 AD2 和 AD0 是否连到 SDA 或 SCL，而不是将逻辑电平固定在 V+ 或 GND。这意味着在应用中可动态设置 MAX7321 的从地址，无需给器件重新上电。

初始上电过程中，在第一次 I²C 传输结束之前，MAX7321 无法完全对地址输入 AD0 和 AD2 进行解码，AD0 和 AD2 最初连接在 V+ 或 GND。这一点十分重要，因为地址选择用来决定上电逻辑状态(输出低或输入/输出高)和是否使能了上拉。然而，上电时，挂接在总线上的每个器件(主机器件或从机器件)的 I²C SDA 和 SCL 总线接口均为高阻态，包括 MAX7321。作为 I²C 标准接口器件必须满足这一要求。因此，连接在 SDA 或 SCL 的地址输入端 AD2 和 AD0，在上电时通常连接到 V+。通过 AD0 选择上电状态以及是否使能 P3-P0 端口的上拉，通过 AD2 设置 P7-P4 端口的上拉。设置原则是：逻辑高电平，SDA 或 SCL 连接选择上拉(并将默认端口状态设置为逻辑高电平输出)；逻辑低电平取消上拉(并将默认端口状态设置为逻辑低电平输出)(见表 3)。当 SDA 或 SCL 通过外部 I²C 上拉电阻上拉到 V+ 时，其端口配置在上电时为标准的 I²C 结构。

有些情况下，上电时不能满足 SDA = SCL = V+ 的假设；例如，上电期间，实际的热插拔应用存在一个合法的总线动作。另外，如果 SDA 和 SCL 被上拉到一个与 MAX7321 电源电压不同的电压，或上拉电源的上升速度迟于 MAX7321

I²C 端口扩展器，带有 8 个漏极开路 I/O 口

表 3. MAX7321 的地址映射图

PIN CONNECTION		DEVICE ADDRESS							40kΩ INPUT PULLUP ENABLES							
AD2	AD0	A6	A5	A4	A3	A2	A1	A0	I7	I6	I5	I4	I3	I2	I1	I0
SCL	GND	1	1	0	0	0	0	0	Y	Y	Y	Y	—	—	—	—
SCL	V+	1	1	0	0	0	0	1	Y	Y	Y	Y	Y	Y	Y	Y
SCL	SCL	1	1	0	0	0	1	0	Y	Y	Y	Y	Y	Y	Y	Y
SCL	SDA	1	1	0	0	0	1	1	Y	Y	Y	Y	Y	Y	Y	Y
SDA	GND	1	1	0	0	1	0	0	Y	Y	Y	Y	—	—	—	—
SDA	V+	1	1	0	0	1	0	1	Y	Y	Y	Y	Y	Y	Y	Y
SDA	SCL	1	1	0	0	1	1	0	Y	Y	Y	Y	Y	Y	Y	Y
SDA	SDA	1	1	0	0	1	1	1	Y	Y	Y	Y	Y	Y	Y	Y
GND	GND	1	1	0	1	0	0	0	—	—	—	—	—	—	—	—
GND	V+	1	1	0	1	0	0	1	—	—	—	—	Y	Y	Y	Y
GND	SCL	1	1	0	1	0	1	0	—	—	—	—	Y	Y	Y	Y
GND	SDA	1	1	0	1	0	1	1	—	—	—	—	Y	Y	Y	Y
V+	GND	1	1	0	1	1	0	0	Y	Y	Y	Y	—	—	—	—
V+	V+	1	1	0	1	1	0	1	Y	Y	Y	Y	Y	Y	Y	Y
V+	SCL	1	1	0	1	1	1	0	Y	Y	Y	Y	Y	Y	Y	Y
V+	SDA	1	1	0	1	1	1	1	Y	Y	Y	Y	Y	Y	Y	Y

的供电电源，那么，SDA或SCL在上电时将被认为连接到GND。这种情况下，使用四个地址组合，该组合通过将地址输入端AD2和AD0连接到V+或GND进行选择(如表3中的**粗体字**所示)。上电时应保证这些选择的正确性，而且不受SDA、SCL总线状态的影响。如果选用了其它12种地址组合的一种，须注意：在第一次I²C总线传输结束之前(针对任何器件，不是仅对MAX7321)，可能出现无效的上拉组合，而且，端口的无效组合会使初始状态为逻辑低电平输出，而不是输入或逻辑高电平输出。

端口输入

I/O端口输入按照CMOS逻辑电平转换，该逻辑电平由扩展器的电源电压决定；且具有+6V的过压容限，与扩展器的电源电压无关。

I/O端口输入瞬态检测

器件在最后一次通过串口访问扩展器的操作后，将连续监测所有配置成输入的I/O端口的变化。输入端口的状态被存储在“瞬像”寄存器中，用于瞬态监测。“瞬像”存储值与实际输入连续地进行比较，若检测到任何端口发生变化， $\overline{\text{INT}}$ 将置为逻辑低电平，指示端口状态发生变化。并将变化端口对应的内部瞬态标志置位。在每个MAX7321的I²C读、写应答期间，对输入采样(由内部把数据锁存到“瞬像”寄存器)，同时清除瞬态标志位。通过串行接口可读取之前的端口瞬态标志位，包含在2字节读序列的第2字节。

I²C 端口扩展器，带有 8 个漏极开路 I/O 口

MAX7321




图1. 2线串行接口时序

串行接口 串口地址

MAX7321 作为从机通过 I²C 接口发送和接收数据，利用串行数据线 (SDA) 和串行时钟线 (SCL) 实现主机与从机之间的双向通信。主机启动所有向 MAX7321 发送数据或从 MAX7321 接收数据的传输，并生成同步数据传输的 SCL 时钟 (图 1)。

SDA 既可作为输入，也可作为漏极开路输出工作。SDA 需要一个典型值为 4.7kΩ 的上拉电阻，SCL 仅作为输入工作。如果 2 线接口上挂接了多个主机，或单主机系统中的主控制器具有漏极开路 SCL 输出，那么，SCL 也需要一个典型值为 4.7kΩ 的上拉电阻。

每次传输过程包括：主机发送一个开始 (START) 条件，接下来发送 MAX7321 的 7 位从地址和 R/W 位，或多个数据字节，最后发送停止 (STOP) 条件终止传输 (图 2)。

START 和 STOP 条件

串行接口空闲时，SCL 和 SDA 均保持高电平。主机通过发出 START (S) 条件表明传输开始，START 条件是在 SCL 为高时、SDA 由高至低的跳变产生的。主机完成与从机的通信时，主机发出 STOP (P) 条件，STOP 条件是在 SCL 为高时、SDA 由低至高的跳变产生的。之后，释放总线，以进行下一次传输 (图 2)。

位传输

每个时钟脉冲传输一个数据位。在 SCL 为高电平期间，SDA 上的数据必须保持稳定 (图 3)。




图2. START 和 STOP 条件

应答

应答位是第 9 位，接收器件利用这一位作为收到每一数据字节的应答信号 (图 4)。有效传输每个字节需要 9 位。主机产生第 9 位时钟信号，接收器件在应答脉冲期间拉低 SDA，这样时钟脉冲为高电平期间 SDA 为稳定的低电平。当主机向 MAX7321 发送数据时，MAX7321 产生应答信号，因为 MAX7321 是接收器件。当 MAX7321 向主机发送数据时，主机产生应答信号，因为主机是接收者。

从地址

MAX7321 具有 7 位长的从地址 (图 5)。紧跟在 7 位从地址之后的第 8 位为读写 R/W 位。它在写命令时为低电平；读命令时为高电平。

MAX7321 从地址的第 1 位 (A6)、第 2 位 (A5)、第 3 位 (A4) 始终为 1、1、0。把 AD2 和 AD0 连接到 GND、V+、SDA 或 SCL，以选择从地址位 A3、A2、A1 和 A0。MAX7321 具有 16 种可能的从地址 (表 3)，允许在一条 I²C 总线上最多挂接 16 个 MAX7321 器件。

I²C 端口扩展器，带有 8 个漏极开路 I/O 口

访问 MAX7321

通过 I²C 接口访问 MAX7321，每当器件应答 I²C 从机地址时清除内部瞬态标志以及 $\overline{\text{INT}}$ 中断。

来自 MAX7321 的 **单字节读操作** 返回 8 个 I/O 端口的状态。

2 字节读操作 首先返回 8 个 I/O 端口的状态(作为单字节读操作)，随后是瞬态标志位。

多字节读操作(I²C STOP 位之前有 2 个以上的字节)重复返回端口数据和其后的瞬态标志位。由于每次传输都重新采样端口数据，且每次均复位瞬态标志位，因此，多字节读操作将不断地返回当前数据并识别输入端口的任何变化。

如果在读序列期间端口输入出现数据变化，那么， $\overline{\text{INT}}$ 在 I²C STOP 位之后被重新置位。在单字节读操作或多字节读操作期间，MAX7321 不会产生另外一次中断。

在先前的 I²C 应答位(单字节读操作或 2 字节读操作时，对 I²C 从地址的应答)对输入端口数据采样。

对 MAX7321 进行 **单字节写操作** 可设置所有 8 个 I/O 端口的逻辑状态。

对 MAX7321 进行 **多字节写操作** 可重复设置所有 8 个 I/O 端口的逻辑状态。

从 MAX7321 读取数据

MAX7321 的读操作开始于主机发送 MAX7321 的从地址，且 $\text{R}/\overline{\text{W}}$ 位置为高电平。MAX7321 应答从地址，并在应答位采样输入端口(“瞬像”存储)。在从地址应答期间，清除 $\overline{\text{INT}}$ 。

典型情况下，主机从 MAX7321 读取 1 或 2 个字节，接收数据时主机应答除最后一个字节以外的每个字节。

主机可从 MAX7321 读取 1 个字节，并发出一个 STOP 条件(图 6)。在这种情况下，MAX7321 发送当前的端口数据、清除瞬态变化标志位，复位瞬态检测。从地址应答期间， $\overline{\text{INT}}$ 变为高电平(如果外部上拉电阻不合适， $\overline{\text{INT}}$ 为高阻态)。




图3. 位传输




图4. 应答

新的“瞬像”存储数据既为发送到主机的当前端口数据；因此，可探测到传输期间的端口变化情况。出现 STOP 条件之前， $\overline{\text{INT}}$ 将始终保持高电平。

主机可从 MAX7321 读取 2 个字节，并发出一个 STOP 条件(图 7)。这种情况下，MAX7321 发送当前的端口数据、紧接着是变化标志位。随后，清除变化标志位，复位瞬变检测。从地址应答期间， $\overline{\text{INT}}$ 变为高电平(如果外部上拉电阻不合适， $\overline{\text{INT}}$ 为高阻态)。新的“瞬像”存储数据既为发送到主机的当前端口数据。因此，可检测到传输期间的端口变化情况。出现 STOP 条件之前， $\overline{\text{INT}}$ 将始终保持高电平。

I²C 端口扩展器，带有8个漏极开路I/O口

MAX7321




图5. 从地址




图6. 读MAX7321 (1个数据字节)




图7. 读MAX7321 (2个数据字节)

I²C 端口扩展器，带有 8 个漏极开路 I/O 口




图8. 写MAX7321

向MAX7321写数据

MAX7321的写操作开始于主机发送MAX7321的从地址，且R/W位置低。MAX7321应答从地址，并在应答位采样端口数据（“瞬像”存储）。在从地址应答期间， $\overline{\text{INT}}$ 变为高电平（如果外部上拉电阻不合适， $\overline{\text{INT}}$ 为高阻态）。典型情况下，主机还要继续发送1个或更多个数据字节。MAX7321应答这些后续数据字节，并用每个新字节更新I/O端口，直到主机发出STOP条件(图8)。

应用信息

端口输入和I²C接口在较高或较低逻辑电平间的转换

MAX7321的SDA、SCL、AD0和AD2、 $\overline{\text{RST}}$ 、 $\overline{\text{INT}}$ 和I/O端口P0–P7均具有+6V过压保护，且与V+无关。这样，允许MAX7321工作在一个较低的电源电压下，例如+3.3V，而I²C接口和/或8个I/O端口中的任何一个作为输入时可由较高的逻辑电平驱动，例如：+5V。

MAX7321也可以工作在较高的电源电压下，例如+3V，而I²C接口和/或八个I/O端口中的任何一个可由较低的逻辑电平驱动，例如：+2.5V。最小值为0.7 x V+的电压可以在任意I/O端口触发一个逻辑高电平。例如，工作在+5V电源电压的MAX7321可能识别不出+3.3V的标称逻辑高电平。

对输入电平进行转换的解决方案之一是：由漏极开路输出驱动MAX7321的I/O口。使用连接到V+或更高电压的上拉电阻，以确保大于0.7 x V+的逻辑高电平电压。

端口输出电平转换

漏极开路输出结构允许转换端口电平，使其高于或低于MAX7321电源电压。任意输出端口可通过外部上拉电阻将高阻态的逻辑高电平转换为正电源电压。该电阻可接至不高于+6V的任意电压；选择适当的电阻值以保证在逻辑低电平时吸收电流不大于20mA。连接CMOS输入时，220kΩ的上拉电阻是比较合适的起始点。在对功耗要求不是很苛刻的应用中，或对于给定的容性负载需要更快上升时间的应用中，可使用较低阻值的电阻，以改善噪声抑制。


P0–P7的每个I/O与GND之间均有一个保护二极管(图9)。当端口驱动到低于GND的电压时，保护二极管将电压钳位到低于GND的一个二极管导通压降上。

P0–P7的每个I/O端口都有一个40kΩ(典型值)上拉电阻，可使使能或禁止。当端口电压被驱动到V+以上时，上拉电路的体二极管使能开关导通，且40kΩ上拉电阻使能。当MAX7321掉电(V+ = 0)时，每个I/O端口看起来就像一个40kΩ电阻与二极管串联，连接到零电位。I/O端口在任何情况下均被保护到+6V(图9)。

I²C 端口扩展器，带有8个漏极开路 I/O 口

功能框图

MAX7321



驱动LED负载

驱动LED时，必须加合适的电阻与LED串联，以将LED电流限制在20mA以内。把LED的阴极连接到MAX7321端口，将LED的阳极通过串联限流电阻R_{LED}连接到V₊。设置端口输出低电平点亮LED。可以依照下列公式选择电阻值：

$$R_{LED} = (V_{SUPPLY} - V_{LED} - V_{OL}) / I_{LED}$$

其中：

R_{LED}是与LED串联的电阻(Ω)。

V_{SUPPLY}是用于驱动LED的电源电压(V)。

V_{LED}是LED的正向电压(V)。

V_{OL}是当吸收I_{LED}电流时，MAX7321的低电平输出电压(V)。

I_{LED}是所期望的LED工作电流(A)。

例如，+5V电源供电、以10mA电流驱动一个2.2V红光LED时：

$$R_{LED} = (5 - 2.2 - 0.07) / 0.010 = 270\Omega$$




图9. MAX7321的输入端口结构

I²C 端口扩展器，带有 8 个漏极开路 I/O 口

驱动电流大于 20mA 的负载


MAX7321 通过并联输出可用于驱动继电器等吸收电流大于 20mA 的负载。每 20mA 负载至少需要一个输出端口，例如，一个 5V、330mW 的继电器吸收电流为 66mA，因此需要四个并联输出。任何输出组合均可用作负载共享设计端口，因为端口的任何组合均可在同一时间通过写入 MAX7321 来进行置位或清零。器件总吸收电流不要超出 100mA。

关闭感性负载时(如继电器)会产生瞬态负压，通过在感性负载上跨接一个反偏二极管实现对 MAX7321 的保护。选择二极管时，其峰值电流要大于感性负载的工作电流。


电源考虑

MAX7321 工作在 +1.71V 至 +5.5V 电源电压，工作温度范围为 -40°C 至 +125°C。用一个尽可能靠近器件的 0.047μF 陶瓷电容将电源旁路至 GND。对于 TQFN 封装，裸露焊盘接 GND。

典型应用电路



引脚配置(续)




I²C 端口扩展器，带有 8 个漏极开路 I/O 口

封装信息

(本数据资料提供的封装图可能不是最近的规格，如需最近的封装外型信息，请查询 www.maxim-ic.com.cn/packages.)

MAX7321


QSOP-EPS



I²C 端口扩展器，带有 8 个漏极开路 I/O 口

封装信息(续)

(本数据资料提供的封装图可能不是最近的规格，如需最近的封装外型信息，请查询 www.maxim-ic.com.cn/packages.)



I²C 端口扩展器，带有 8 个漏极开路 I/O 口

封装信息(续)

(本数据资料提供的封装图可能不是最近的规格，如需最近的封装外型信息，请查询 www.maxim-ic.com.cn/packages.)

MAX7321

PKG	8L 3x3			12L 3x3			16L 3x3		
REF.	MIN.	NOM.	MAX.	MIN.	NOM.	MAX.	MIN.	NOM.	MAX.
A	0.70	0.75	0.80	0.70	0.75	0.80	0.70	0.75	0.80
b	0.25	0.30	0.35	0.20	0.25	0.30	0.20	0.25	0.30
D	2.90	3.00	3.10	2.90	3.00	3.10	2.90	3.00	3.10
E	2.90	3.00	3.10	2.90	3.00	3.10	2.90	3.00	3.10
e	0.65 BSC.			0.50 BSC.			0.50 BSC.		
L	0.35	0.55	0.75	0.45	0.55	0.65	0.30	0.40	0.50
N	8			12			16		
ND	2			3			4		
NE	2			3			4		
A1	0	0.02	0.05	0	0.02	0.05	0	0.02	0.05
A2	0.20 REF			0.20 REF			0.20 REF		
k	0.25	-	-	0.25	-	-	0.25	-	-

EXPOSED PAD VARIATIONS									
PKG CODES	D2			E2			PIN ID	JEDEC	DOWN BONDS ALLOWED
	MIN.	NOM.	MAX.	MIN.	NOM.	MAX.			
TQ833-1	0.25	0.70	1.25	0.25	0.70	1.25	0.35 x 45°	WEED-1	NO
T1233-1	0.95	1.10	1.25	0.95	1.10	1.25	0.35 x 45°	WEED-1	NO
T1233-3	0.95	1.10	1.25	0.95	1.10	1.25	0.35 x 45°	WEED-1	YES
T1233-4	0.95	1.10	1.25	0.95	1.10	1.25	0.35 x 45°	WEED-1	YES
T1633-1	0.95	1.10	1.25	0.95	1.10	1.25	0.35 x 45°	WEED-2	NO
T1633-2	0.95	1.10	1.25	0.95	1.10	1.25	0.35 x 45°	WEED-2	YES
T1633F-3	0.65	0.80	0.95	0.65	0.80	0.95	0.225 x 45°	WEED-2	N/A
T1633FH-3	0.65	0.80	0.95	0.65	0.80	0.95	0.225 x 45°	WEED-2	N/A
T1633-4	0.95	1.10	1.25	0.95	1.10	1.25	0.35 x 45°	WEED-2	NO

NOTES:

- DIMENSIONING & TOLERANCING CONFORM TO ASME Y14.5M-1994.
- ALL DIMENSIONS ARE IN MILLIMETERS. ANGLES ARE IN DEGREES.
- N IS THE TOTAL NUMBER OF TERMINALS.
- THE TERMINAL #1 IDENTIFIER AND TERMINAL NUMBERING CONVENTION SHALL CONFORM TO JESD 95-1 SPP-012. DETAILS OF TERMINAL #1 IDENTIFIER ARE OPTIONAL, BUT MUST BE LOCATED WITHIN THE ZONE INDICATED. THE TERMINAL #1 IDENTIFIER MAY BE EITHER A MOLD OR MARKED FEATURE.
- DIMENSION b APPLIES TO METALLIZED TERMINAL AND IS MEASURED BETWEEN 0.20 mm AND 0.25 mm FROM TERMINAL TIP.
- ND AND NE REFER TO THE NUMBER OF TERMINALS ON EACH D AND E SIDE RESPECTIVELY.
- DEPOPULATION IS POSSIBLE IN A SYMMETRICAL FASHION.
- COPLANARITY APPLIES TO THE EXPOSED HEAT SINK SLUG AS WELL AS THE TERMINALS.
- DRAWING CONFORMS TO JEDEC MO220 REVISION C.
- MARKING IS FOR PACKAGE ORIENTATION REFERENCE ONLY.
- NUMBER OF LEADS SHOWN ARE FOR REFERENCE ONLY.

—DRAWING NOT TO SCALE—

TITLE: PACKAGE OUTLINE 8, 12, 16L THIN QFN, 3x3x0.8mm	
APPROVAL	DOCUMENT CONTROL NO. 21-0136
REV. G	2/2

MAXIM 北京办事处

北京 8328 信箱 邮政编码 100083

免费电话: 800 810 0310

电话: 010-6211 5199

传真: 010-6211 5299

Maxim 不对 Maxim 产品以外的任何电路使用负责，也不提供其专利许可。Maxim 保留在任何时间、没有任何通报的前提下修改产品资料和规格的权利。

Maxim Integrated Products, 120 San Gabriel Drive, Sunnyvale, CA 94086 (408) 737-7600 17