

特性

输出数据速率:125 Hz

引脚可编程的掉电和复位功能

状态功能

内部时钟振荡器

电流: 135 μ A

电源: 2.7 V至5.25 V

温度范围: -40°C至+105°C

封装: 10引脚3 mm x 3 mm LFCSP

接口

双线式串行接口(只读器件)

SPI兼容

SCLK引脚内为施密特触发

应用

压力测量

工业过程控制

便携式仪器仪表

概述

AD7170是一款极低功耗、12位模数转换器(ADC), 内置一个精密12位 Σ - Δ 型ADC和一个片内振荡器。该器件功耗仅为135 μ A, 因此特别适合要求极低功耗的便携式或电池供电产品。它还具有省电模式, 该模式下的器件功耗仅为5 μ A, 从而可延长产品的电池使用时间。

为便于使用, AD7170的所有特性均由专用引脚控制。每次发生数据读取操作时, 8个状态位便会附加到12位转换结果上。这些状态位含有一个码序列, 可用来确认串行传输的有效性。

功能框图




图1

表1.

$V_{REF} = V_{DD}$	均方根噪声	峰峰值噪声	峰峰值分辨率	有效位数
5 V	11.5 μ V	76 μ V	12位	12位
3 V	6.9 μ V	45 μ V	12位	12位

AD7170的输出数据速率为125 Hz, 建立时间为24 ms。它具有一路差分输入, 增益为1。在用户需用外部放大器来满足系统专用滤波或增益要求的应用中, 此特性会很有用。

AD7170采用2.7 V至5.25 V电源供电, 并提供10引脚LFCSP封装。

AD7171是AD7170的16位版本。它与AD7170的功能组合相同, 且引脚兼容。

Rev. A

Information furnished by Analog Devices is believed to be accurate and reliable. However, no responsibility is assumed by Analog Devices for its use, nor for any infringements of patents or other rights of third parties that may result from its use. Specifications subject to change without notice. No license is granted by implication or otherwise under any patent or patent rights of Analog Devices. Trademarks and registered trademarks are the property of their respective owners.

One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A.
Tel: 781.329.4700 www.analog.com
Fax: 781.461.3113 ©2009–2011 Analog Devices, Inc. All rights reserved.

ADI中文版数据手册是英文版数据手册的译文, 敬请谅解翻译中可能存在的语言组织或翻译错误, ADI不对翻译中存在的差异或由此产生的错误负责。如需确认任何词语的准确性, 请参考ADI提供的最新英文版数据手册。

目录

特性.....	1	概述.....	10
接口.....	1	滤波器、数据速率和建立时间.....	10
应用.....	1	增益.....	10
功能框图.....	1	关断/复位(PDRST).....	10
概述.....	1	模拟输入通道.....	10
修订历史.....	2	双极性配置.....	10
规格.....	3	数据输出编码.....	11
时序特性.....	5	基准电压.....	11
时序图.....	5	数字接口.....	11
绝对最大额定值.....	6	接地和布局.....	12
热阻.....	6	应用信息.....	13
ESD警告.....	6	温度系统.....	13
引脚配置和功能描述.....	7	信号调理电路.....	13
典型工作特性.....	8	外形尺寸.....	14
输出噪声与分辨率规格.....	9	订购指南.....	14
ADC电路信息.....	10		

修订历史

2011年9月—修订版0至修订版A

更改“数字滤波”部分.....	11
更新外形尺寸.....	14
更改订购指南.....	14

2009年10月-版本0：初始版

技术规格

除非另有说明, $V_{DD} = 2.7\text{ V}$ 至 5.25 V , $V_{REF} = V_{DD}$, $GND = 0\text{ V}$, 所有规格均相对于 T_{MIN} 至 T_{MAX} 而言。

表1.

参数	AD7170B ¹			单位	测试条件/注释
	最小值	典型值	最大值		
ADC通道					
输出数据速率(f_{ADC})		125		Hz	建立时间 = $3/f_{ADC}$
无失码 ²	12			位	
无噪声分辨率		12		位	$V_{INx} = 0\text{ V}, V_{REF} = V_{DD}$
峰峰值分辨率		12		位	$V_{INx} = 0\text{ V}, V_{REF} = V_{DD}$
有效分辨率(ENOB)		12		位	$V_{INx} = 0\text{ V}, V_{REF} = V_{DD}$
均方根噪声		见表6		μV	$V_{INx} = 0\text{ V}, V_{REF} = V_{DD}$
积分非线性		± 0.1		LSB	
失调误差		± 200		μV	
失调误差温漂		± 250		$\text{nV}/^\circ\text{C}$	
满量程误差		± 0.015		% of FS	
增益温漂		± 0.07		LSB/ $^\circ\text{C}$	
电源抑制		85		dB	$V_{INx} = 1\text{ V}$
模拟输入INPUTS					
差分输入电压范围		$\pm V_{REF}$		V	$V_{REF} = \text{REFIN}(+) - \text{REFIN}(-)$
绝对AINx电压限值 ²	$GND - 0.03$		$V_{DD} + 0.03$	V	
平均输入电流 ²		± 400		nA/V	输入电流随输入电压而变化
平均输入电流温漂		± 60		$\text{pA}/\text{V}/^\circ\text{C}$	
直流共模抑制		90		dB	$V_{INx} = 1\text{ V}$
基准电压					
外部REFIN电压		V_{DD}		V	$\text{REFIN} = \text{REFIN}(+) - \text{REFIN}(-)$
基准电压范围 ²	0.5		V_{DD}	V	
绝对REFIN电压限值 ²	$GND - 0.03$		$V_{DD} + 0.03$	V	
平均基准输入电流		400		nA/V	
平均基准输入电流温漂		± 0.15		$\text{nA}/\text{V}/^\circ\text{C}$	
直流共模抑制		110		dB	
内部时钟					
频率 ²	$64 - 5\%$		$64 + 5\%$	kHz	
逻辑输入					
SCLK, $\overline{\text{PDRST}}$ ²					
低输入电压 V_{INL}			0.4	V	$V_{DD} = 3\text{ V}$
			0.8	V	$V_{DD} = 5\text{ V}$
高输入电压 V_{INH}	1.8			V	$V_{DD} = 3\text{ V}$
	2.4			V	$V_{DD} = 5\text{ V}$
SCLK(施密特触发输入) ²					
迟滞		100		mV	$V_{DD} = 3\text{ V}$
		140		mV	$V_{DD} = 5\text{ V}$
输入电流		± 2		μA	$V_{IN} = V_{DD}$ 或 GND
输入电容		5		pF	所有数字输入

AD7170

参数	AD7170B ¹			单位	测试条件/注释
	最小值	典型值	最大值		
逻辑输出(DOUT/RDY)					
输出高电压 V_{OH} ²	$V_{DD} - 0.6$			V	$V_{DD} = 3\text{ V}$, $I_{SOURCE} = 100\ \mu\text{A}$
输出低电压 V_{OL} ²	4		0.4	V	$V_{DD} = 5\text{ V}$, $I_{SOURCE} = 200\ \mu\text{A}$
浮空态漏电流		± 2	0.4	μA	$V_{DD} = 3\text{ V}$, $I_{SINK} = 100\ \mu\text{A}$
浮空态输出电容		5		pF	$V_{DD} = 5\text{ V}$, $I_{SINK} = 1.6\text{ mA}$
数据输出编码	偏移二进制				
电源要求 ³					
电源电压					
$V_{DD} - \text{GND}$	2.7		5.25	V	
电源电流					
I_{DD} 电流		110	130	μA	$V_{DD} = 3\text{ V}$
		135	150	μA	$V_{DD} = 5\text{ V}$
I_{DD} (关断/复位模式)		5		μA	

¹ 温度范围：-40°C至+105°C。

² 技术规格未经生产测试，但受产品初始发布时的特性数据支持。

³ 数字输入等于 V_{DD} 或GND。

时序特性

除非另有说明, $V_{DD} = 2.7\text{ V}$ 至 5.25 V , $GND = 0\text{ V}$, 输入逻辑0 = 0 V , 输入逻辑1 = V_{DD} 。

表2.

参数 ^{1,2}	T_{MIN} , T_{MAX} 的限值	单位	条件/注释
读操作			
t_1	100	ns(最小值)	SCLK高电平脉冲宽度
t_2	100	ns(最小值)	SCLK低电平脉冲宽度
t_3^3	0	ns(最小值)	SCLK有效沿到数据有效延迟 ⁴
t_4	60	ns(最大值)	$V_{DD} = 4.75\text{ V}$ 至 5.25 V
	80	ns(最大值)	$V_{DD} = 2.7\text{ V}$ 至 3.6 V
t_4	10	ns(最小值)	SCLK无效沿到DOUT/RDY高电平
复位操作			
t_5	100	ns(最小值)	$\overline{\text{PDRST}}$ 低电平脉冲宽度
t_6	25	ms(典型值)	$\overline{\text{PDRST}}$ 高电平到数据有效延迟时间

¹ 样片在初次发布期间均经过测试, 以确保符合标准要求。所有输入信号均指定 $t_r = t_f = 5\text{ ns}$ (10%到90%的 V_{DD}) 并从1.6V电平起开始计时。

² 参见图3。

³ 这些数值是采用图2所示负载电路的测量结果, 定义为输出跨越 V_{OL} 或 V_{OH} 限值所需的时间。

⁴ SCLK有效沿为SCLK的下降沿。




图2. 用于确定时序特性的负载电路

时序图




图3. 读周期时序图




图4. 复位AD7170

AD7170

绝对最大额定值

除非另有说明， $T_A = 25^\circ\text{C}$ 。

表3.

参数	额定值
V_{DD} 至 GND	-0.3 V 至 +7 V
模拟输入电压至GND	-0.3 V 至 $V_{DD} + 0.3$ V
基准输入电压至GND	-0.3 V 至 $V_{DD} + 0.3$ V
数字输入电压至GND	-0.3 V 至 $V_{DD} + 0.3$ V
数字输出电压至GND	-0.3 V 至 $V_{DD} + 0.3$ V
$V_{IN}/$ 数字输入电流	10 mA
工作温度范围	-40°C 至 $+105^\circ\text{C}$
存储温度范围	-65°C 至 $+150^\circ\text{C}$
最高结温	150°C
引脚温度，回流焊温度	260°C

注意，超出上述绝对最大额定值可能会导致器件永久性损坏。这只是额定最值，不表示在这些条件下或者在任何其它超出本技术规范操作章节中所示规格的条件下，器件能够正常工作。长期在绝对最大额定值条件下工作会影响器件的可靠性。

热阻

θ_{JA} 针对最差条件，即器件焊接在电路板上实现表贴封装。

表4.

封装类型	θ_{JA}	θ_{JC}	单位
LFCSP	48.7	2.96	$^\circ\text{C}/\text{W}$

ESD警告



ESD(静电放电)敏感器件。

带电器件和电路板可能会在没有察觉的情况下放电。尽管本产品具有专利或专有保护电路，但在遇到高能量ESD时，器件可能会损坏。因此，应当采取适当的ESD防范措施，以避免器件性能下降或功能丧失。

引脚配置和功能描述




图5. 引脚配置

表5. 引脚功能描述

引	引脚名称	描述
1	SCLK	串行时钟输入。用于从ADC传输数据。SCLK具有施密特触发式输入。 该串行时钟可以是连续式时钟，所有数据均在稳定的脉冲串中传输。 或者，它也可以是非连续式时钟，来自ADC的信息以较小的数据包形式传输。
2	DOUT/RDY	串行数据输出/数据就绪输出引脚。DOUT/RDY具有双重作用。 它可以用作数据就绪引脚，变为低电平时表示转换已完成。此外，它也可以用作串行数据输出引脚，以访问ADC的数据寄存器。每次读取的数据都会伴随8个状态位，详情参见图13。 DOUT/RDY下降沿可以用作处理器的中断，表示新数据可用。 转换完成后，如果数据未被读取，该引脚将在下一次更新之前变为高电平。
3	AIN(+)	模拟输入引脚。AIN(+)是差分模拟输入对AIN(+)/AIN(-)的正端。
4	AIN(-)	模拟输入引脚。AIN(-)是差分模拟输入对AIN(+)/AIN(-)的负端。
5	REFIN(+)	正基准电压输入。可以在REFIN(+)与REFIN(-)之间施加一个外部基准电压。 标称基准电压(REFIN(+)至REFIN(-))为5V，但该器件可以采用0.5V至V _{DD} 范围内的基准电压工作。
6	REFIN(-)	负基准电压输入。
7	GND	接地基准点。
8	V _{DD}	电源电压(2.7V至5.25V)。
9	PDRST	关断/复位。当该引脚为低电平时，ADC被置于关断模式， 芯片上的所有逻辑复位，DOUT/RDY引脚变为三态。 当PDRST为高电平时，ADC退出关断模式，片内时钟上电并建立，ADC连续转换。 内部时钟上电大约需要1ms。
10	NC EPAD	该引脚应连接到GND才能正常工作。 裸露焊盘应接地。

典型工作特性




图6. AD7170均方根噪声与温度的关系




图9. 增益误差与温度的关系




图7. 积分非线性(V_{REF} = V_{DD})




图10. 电源电流与温度的关系




图8. 失调与温度的关系




图11. 关断电流与温度的关系

输出噪声与分辨率规格

图6显示AD7170的均方根噪声。所示数据是针对5 V和3 V基准电压而言。这些数据为典型值，是在差分输入电压为0 V的时候得到的。同时列出了相应的峰峰值分辨率和有效分辨率(ENOB)。必须注意，有效分辨率根据均方根噪声计算得出，而峰峰值分辨率则是根据峰峰值噪声计算得出。峰峰值分辨率表示无码闪烁情况下的分辨率。这些数据为典型值。

有效位数(ENOB)定义为：

$$ENOB = \ln(FSR/\text{均方根噪声})/\ln(2)$$

无噪声位数或峰峰值分辨率定义为：

$$\text{无噪声位数} = \ln(FSR/\text{峰峰值噪声})/\ln(2)$$

其中，FSR为满量程范围，等于 $2 \times V_{REF}/\text{增益}$ 。

图6. AD7170的均方根噪声和分辨率

$V_{REF} = V_{DD}$	均方根噪声	峰峰值噪声	峰峰值分辨率	有效位数
5 V	11.5 μV	76 μV	12位	12位
3 V	6.9 μV	45 μV	12位	12位

ADC电路信息

概述

AD7170是一款低功耗ADC，片内集成精密12位 Σ - Δ 调制器和数字滤波器，用于测量宽动态范围、低频信号。该器件具有一个内部时钟和一路差分输入，输出数据速率为125 Hz，增益为1。双线式接口可简化从AD7170获取数据的过程。

滤波器、数据速率和建立时间

AD7170使用一个 sinc^3 滤波器。输出数据速率设置为125 Hz，每隔 $1/125 = 8$ ms便能提供一个有效转换结果。如果发生复位，用户必须为复位后的首次转换提供完整的建立时间，该建立时间为24 ms。随后的转换结果以125 Hz的速率提供。

当模拟输入端发生阶跃变化时，AD7170需要多个转换周期才能产生有效转换结果。如果阶跃变化与转换周期同步发生，则AD7170必须经过建立时间后，才能产生有效转换结果。如果阶跃变化与转换结束不同步，则必须执行额外的转换后，才能产生有效转换结果。数据寄存器会用所有转换结果更新，但为获得精确的结果，用户必须提供所需的时间。

图12显示了滤波器的响应。模拟输入端唯一需要的外部滤波器是一个简单的R-C滤波器，用以对主时钟的倍频频率提供抑制。建议将一个1 k Ω 电阻与各模拟输入串联，在各输入与GND之间连接一个0.01 μF 电容，并在AIN(+)与AIN(-)之间连接一个0.1 μF 电容。




图12. 滤波器响应

增益

AD7170的增益为1。可接受的模拟输入范围为 $+V_{\text{REF}}$ 。因此，当 $V_{\text{REF}} = 5$ V时，输入范围为 $+5$ V。

关断/复位($\overline{\text{PDRST}}$)

$\overline{\text{PDRST}}$ 引脚用作关断引脚和复位引脚。当 $\overline{\text{PDRST}}$ 变为低电平时，AD7170关断。整个ADC都关断(包括片内时钟)， $\text{DOUT}/\overline{\text{RDY}}$ 引脚变为三态。电路和串行接口也会复位，逻辑、数字滤波器和模拟调制器均复位。 $\overline{\text{PDRST}}$ 至少必须保持低电平100 ns才能启动复位功能(见图4)。

当 $\overline{\text{PDRST}}$ 变为高电平时，AD7170退出关断模式。片内时钟完成上电(典型值为1 ms)后，调制器开始对模拟输入进行采样。 $\text{DOUT}/\overline{\text{RDY}}$ 引脚有效，变为高电平，直到获得一个有效的转换结果为止。上电时会自动执行复位操作。

模拟输入通道

AD7170具有一个差分模拟输入通道，它与调制器相连，即输入无缓冲。请注意，该无缓冲输入路径为驱动源提供一个动态负载。因此，输入引脚上的电阻与电容组合可能会引起直流增益误差，具体取决于驱动ADC输入的信号源的输出阻抗。表7显示了为防止在12位分辨率水平条件下产生增益误差，外部电阻/电容的容许值。

表7. 无增益误差的外部R-C组合

C (pF)	R (Ω)
50	9 k
100	6 k
500	1.5 k
1000	900
5000	200

绝对输入电压范围限于 $\text{GND} - 30$ mV至 $V_{\text{DD}} + 30$ mV之间。设置共模电压时必须小心，确保不要超过这些限值。否则，线性度和噪声性能会下降。

双极性配置

AD7170支持双极性输入范围。双极性输入范围不代表器件可以耐受相对于系统GND的负电压。AIN(+)输入端的信号以AIN(-)输入端的电压为基准。例如，当使用2.5 V基准电压时，如果AIN(-)为2.5 V，则AIN(+)输入的模拟输入范围为0 V至5 V。

数据输出编码

AD7170使用偏移二进制编码。因此，负满量程电压对应的代码为000...000，零差分输入电压对应的代码为100...000，正满量程输入电压对应的代码为111...111。任意模拟输入电压的输出码可以表示为：

$$\text{输出码} = 2N - 1 \times [(V_{\text{INx}}/V_{\text{REF}}) + 1]$$

其中：

V_{INx} 为模拟输入电压。

$N = 12$ (AD7170)。

基准电压

AD7170支持全差分输入。这些差分输入的共模电压范围为GND至 V_{DD} 。基准电压输入是无缓冲式的；因此，过大的R-C源阻抗会导致增益误差。标称基准电压REFIN(REFIN)中模拟输入端的传感器的激励电压或激励电流也为器件提供基准电压，则可以消除激励源中低频噪声的影响，其原因是应用是比率式的。如果在非比率式应用中使用AD7170，应使用低噪声基准电压源。

对于AD7170，建议使用的2.5 V基准电压源包括ADR381和ADR391，二者均为低噪声、低功耗基准电压源。还应注意，基准电压输入提供高阻抗、动态负载。由于各基准电压输入的输入阻抗是动态的，因此这些输入端上的电阻与电容组合可能会导致直流增益误差，具体取决于驱动基准电压输入的信号源的输出阻抗。

以上推荐的基准电压源(例如ADR391)通常具有低输出阻抗，因此，REFIN(+)上可以存在去耦电容，但不会给系统带来增益误差。如果在外部电阻上获取基准输入电压，则意味着基准电压输入端具有很大的外部源阻抗。对于这种电路配置，不推荐在REFIN(±)引脚上进行外部去耦。

数字接口

AD7170的串行接口包含两个信号：SCLK和 $\overline{\text{DOUT/RDY}}$ 。SCLK是器件的串行时钟输入，数据传输与SCLK信号相关。 $\overline{\text{DOUT/RDY}}$ 引脚具有双重作用：既可以用作数据就绪引脚，也可以用作数据输出引脚。当输出寄存器中有新数

据字可用时， $\overline{\text{DOUT/RDY}}$ 变为低电平。当提供足够多的SCLK脉冲时， $\overline{\text{DOUT/RDY}}$ 引脚输出一个24位字，它由12位转换结果和四个0组成，以产生一个16位字。然后，输出8个状态位。表8列出了状态位的功能。

$\overline{\text{RDY}}$ ：就绪位。此位置低表示有一个转换结果可用。

0：此位置0。

ERR：如果转换过程中发生错误，此位置1。当模拟输入超出范围时，就会发生错误。

ID1、ID0：ID位。这些位表示AD7170的ID号。对于AD7170，位ID1和位ID0均置0。

PAT2、PAT1、PAT0：状态模式位。默认设置为101。当用户从AD7170读取数据时，可以执行模式检查。如果PAT2至PAT0位与默认值不同，则表明ADC的串行传输未正确执行。

表8. 状态位

$\overline{\text{RDY}}$	0	ERR	ID1	ID0	PAT2	PAT1	PAT0
-------------------------	---	-----	-----	-----	------	------	------

读取转换结果后， $\overline{\text{DOUT/RDY}}$ 复位到高电平。如果未读取转换结果，则 $\overline{\text{DOUT/RDY}}$ 在数据寄存器更新之前变为高电平，表示未从器件读取转换结果。这是为了确保寄存器正在更新时，不会尝试执行读操作。每个转换结果只能读取一次。每次转换完成，数据寄存器都会更新。当完成一次转换时，串行接口复位，新转换结果被置于数据寄存器中。因此，用户必须确保在下次转换完成之前读取完整的转换字。

当 $\overline{\text{PDRST}}$ 为低电平时， $\overline{\text{DOUT/RDY}}$ 引脚为三态。当 $\overline{\text{PDRST}}$ 变为高电平时，内部时钟上电大约需要1 ms。然后，ADC连续转换。第一次转换需要完整的建立时间(见图4)。 $\overline{\text{DOUT/RDY}}$ 在 $\overline{\text{PDRST}}$ 变为高电平时变为高电平，但仅在转换结果可用时才变为低电平。然后，ADC连续转换，随后的转换结果以125 Hz的速率提供。图3显示了对AD7170执行读操作的时序。

接地和布局布线

由于ADC的模拟输入和基准输入均为差分输入，因此，模拟调制器中的多数电压均为共模电压。器件的出色共模抑制性能可消除这些输入信号中的共模噪声。数字滤波器可抑制电源上的宽带噪声，但无法抑制那些频率为调制器采样频率的整数倍的噪声。另外，数字滤波器还能够消除来自模拟和基准输入端的噪声，但前提是这些噪声源没有使模拟调制器饱和。因此，AD7170的抗噪能力比传统高分辨率转换器更强。然而，由于AD7170的噪声电平非常低，因此必须谨慎对待接地和布局。

AD7170所在的印刷电路板应采用模拟部分与数字部分分离设计，并限制在电路板的一定区域内。为实现最佳屏蔽，接地层一般应尽量少采用蚀刻技术。

建议将AD7170的GND引脚连到系统的模拟地(AGND)层。无论采取何种布局，用户均必须注意规划系统中电流的回流路径，确保所有电流的回流路径均尽可能靠近电流到达目的地所经过的路径。切勿强制数字电流流过布局的AGND部分。

将AD7170的接地层放在其下方可以防止噪声耦合。AD7170的电源线路应采用尽可能宽的走线，以提供低阻抗路径，并减小电源线路上的毛刺噪声效应。为避免向电路板上的其它部分辐射噪声，应利用数字地屏蔽时钟信号等快速开关信号，且保证时钟信号远离模拟输入。避免数字信号与模拟信号交叠。电路板相对两侧上的走线应当彼此垂直。这样做有助于降低电路板上的馈通效应。微带线技术在目前看来是最佳选择，但这种技术对于双面电路板未必总是可行。采用这种技术时，电路板的元件侧专用于接地层，信号走线则布设在焊接侧。

使用高分辨率ADC时，良好的去耦十分重要。应将10 μF 钽电容与0.1 μF 电容并联，将 V_{DD} 去耦到系统的GND；这时，系统模拟地到数字地(DGND)的连接应靠近AD7170。为使这些去耦元件发挥其最佳性能，应将其尽可能靠近器件，最好将其紧贴器件。应利用0.1 μF 陶瓷电容将所有逻辑芯片去耦到DGND。

应用信息

AD7170为低成本、高分辨率模数转换器。模数转换功能由Σ-Δ结构提供，因此器件的抗噪能力很强，非常适合传感器测量、工业和过程控制应用。

温度系统

图13显示了温度测量系统中使用的AD7170。热敏电阻与一个精密电阻 R_{REF} 串联，精密电阻用于产生基准电压。 R_{REF} 的值等于热敏电阻产生的最大阻值。这样就可以利用ADC的完整动态范围，实现最佳性能。




图13. 采用AD7170的温度系统

信号调理电路

图14显示的是AD7170用于一个单端模拟输入的信号调理电路中。在低端分流监控器中，低值分流电阻将电流转换为电压，由此产生的电压经放大后提供给AD7170。




图14. 信号调理电路

外形尺寸




图15. 10引脚引脚架构芯片级封装[LFCSP_WD]
3 mm × 3 mm, 超薄体, 双列引脚
(CP-10-9)
图示尺寸单位: mm

订购指南

型号 ¹	温度范围	封装描述	封装选项	标识
AD7170BCPZ-REEL7	-40°C 至 +105°C	10引脚 LFCSP_WD	CP-10-9	C6F
AD7170BCPZ-500RL7	-40°C 至 +105°C	10引脚 LFCSP_WD	CP-10-9	C6F
EVAL-AD7170EBZ		评估板		

¹ Z = 符合RoHS标准的器件。

注释

AD7170

注释