

特点

- 允许电路板在 -48V 带电背板上安全地插拔
- 浮动拓扑结构允许器件在极高电压下工作
- 具有电路断路定时器的可设置模拟电流限值
- 快速响应时间限制了峰值故障电流
- 可设置软起动电流限值
- 具有漏极电压加速响应功能的可设置定时器
- ±1% 欠压/过压门限准确度 (LTC4252A)
- 可设置欠压/过压保护
- LTC4252-1/LTC4252A-2: 故障后闭锁
- LTC4252-2: 故障后自动重试
- 提供 8 引脚和 10 引脚 MSOP 封装

应用

- 板卡带电插拔
- 电子电路断路器
- -48V 分布式电源系统
- 负电源控制
- 中心局交换
- 高利用率服务器
- AFCA

描述


LTC® 4252 负电压热插拔 (Hot Swap™) 控制器允许电路板在带电背板上安全地插入和拔出。输出电流由三级电流限值来控制：即一个定时电路断路器、有源电流限值和在一个在发生灾难性故障的最坏情况下对峰值电流加以限制的快速前馈路径。

一旦输入电压超过了所需的工作电压范围，可设置欠压和过压检测器即断开负载。LTC4252 的电源输入是并联稳压的，允许在非常高的电源电压条件下安全地操作。一个多功能控制器对初始起动进行延迟并对电路断路器的响应时间加以控制。电路断路器的响应时间是通过高测过高的 MOSFET 漏电压来加速的，以将 MOSFET 保持在其安全工作区 (SOA)。一个可调的软起动电路控制起动时流过 MOSFET 的浪涌电流。


LTC4252-1/LTC4252A-1 在电路断路器故障定时结束后闭锁。LTC4252-2 则提供了故障后的自动重试功能。LTC4252A-1/LTC4252A-2 具有最严紧的 ±1% 欠压/过压门限准确度。LTC4252 可采用 8 引脚或 10 引脚 MSOP 封装。

LT、LTC 和 LTM 是凌力尔特公司的注册商标。
Hot Swap 是凌力尔特公司的商标。

典型应用



起动特性



LTC4252-1/LTC4252-2

LTC4252A-1/LTC4252A-2

绝对最大额定值 所有电压值均以 V_{EE} 为基准 (注1)

流入 V_{IN} 的电流 (100 μ s 脉冲)	100mA	工作温度范围	LTC4252-1C/LTC4252-2C/
V_{IN} 、DRAIN 引脚最小电压	-0.3V		LTC4252A-1C/LTC4252A-2C
输入/输出引脚 (SENSE 引脚和			0°C 至 70°C
DRAIN 引脚除外) 电压	-0.3V 至 16V		LTC4252-1I/LTC4252-2I/
SENSE 引脚电压	-0.6V 至 16V		LTC4252A-1I/LTC4252A-2I
SENSE 引脚的输出电流 (20 μ s 脉冲)	-200mA	储存温度范围	-65°C 至 150°C
流入 DRAIN 引脚的电流 (100 μ s 脉冲)	20mA	引脚温度 (焊接时间 10 秒)	300°C
最高结温	125°C		

封装 / 订购信息

产品型号	MS8 型号标记	产品型号	MS 型号标记
LTC4252-1CMS8	LTWM	LTC4252-1CMS	LTWN
LTC4252-2CMS8	LTWP	LTC4252-2CMS	LTWQ
LTC4252-1iMS8	LTRQ	LTC4252A-1CMS	LTAFX
LTC4252-2iMS8	LTRR	LTC4252A-2CMS	LTAGE
		LTC4252-1IMS	LTRS
		LTC4252-2IMS	LTRT
		LTC4252A-1IMS	LTAFY
		LTC4252A-2IMS	LTAGF
订购选项 卷带：加 #TR 无铅型：加 #PBF 无铅型卷带：加 #TRPBF 无铅型器件标记： http://www.linear.com/leadfree/			

对于规定工作温度范围更宽的器件，请咨询凌力尔特公司的营销部。

电特性 凡标注 ● 表示技术指标适合整个工作温度范围，否则仅指 $T_A = 25^\circ\text{C}$ 。(注 2)

符号	参数	条件	LTC4252-1/2			LTC4252A-1/2			单位	
			最小值	典型值	最大值	最小值	典型值	最大值		
V_Z	$V_{IN} - V_{EE}$ 齐纳电压	$I_{IN} = 2\text{mA}$	●	11.5	13	14.5	11.5	13	14.5	V
r_Z	$V_{IN} - V_{EE}$ 齐纳动态阻抗	$I_{IN} = 2\text{mA}$ 至 30mA		5			5			Ω
I_{IN}	V_{IN} 电源电流	$UV = 0V = 4V, V_{IN} = (V_Z - 0.3V)$	●	0.8 2			0.9 2			mA
V_{LKO}	V_{IN} 欠压关断	由 UVLO 输出 (V_{IN} 上升时)	●	9.2 11.5			9 10			V
V_{LKH}	V_{IN} 欠压关断迟滞			1			0.5			V
V_{CB}	电路断路器电流限值电压	$V_{CB} = (V_{SENSE} - V_{EE})$	●	40 50 60			40 50 55			mV
V_{ACL}	模拟电流限值电压	$V_{ACL} = (V_{SENSE} - V_{EE})$, SS = 开路 或 2.2V	●	80 100 120						mV
$\frac{V_{ACL}}{V_{CB}}$	模拟电流限值电压 电流断路器电压	$V_{ACL} = (V_{SENSE} - V_{EE})$ SS = 开路 或 1.4V	●				1.05 1.20 1.38			V/V
V_{FCL}	快速电流限值电压	$V_{FCL} = (V_{SENSE} - V_{EE})$	●	150 200 300			150 200 300			mV
V_{SS}	SS 引脚电压	在 SS 定时周期结束之后		2.2			1.4			V
R_{SS}	SS 输出阻抗			100			50			k Ω
I_{SS}	SS 引脚电流	$UV = 0V = 4V, V_{SENSE} = V_{EE}$, $V_{SS} = 0V$ (供电)		22			28			μA
		$UV = 0V = 0V, V_{SENSE} = V_{EE}$, $V_{SS} = 2V$ (吸收)		28			28			mA
V_{OS}	模拟电流限值失调电压			10			10			mV
$\frac{(V_{ACL} + V_{OS})}{V_{SS}}$	$(V_{ACL} + V_{OS})$ 与 SS 引脚 电压之比			0.05			0.05			V/V
I_{GATE}	GATE 引脚输出电流	$UV = 0V = 4V, V_{SENSE} = V_{EE}$, $V_{GATE} = 0V$ (供电)	●	40 58 80			40 58 80			μA
		$UV = 0V = 4V, V_{SENSE} - V_{EE} = 0.15V$, $V_{GATE} = 3V$ (吸收)		17			17			mA
		$UV = 0V = 4V, V_{SENSE} - V_{EE} = 0.3V$, $V_{GATE} = 1V$ (吸收)		190			190			mA
V_{GATE}	外部 MOSFET 栅极驱动电压	$V_{GATE} - V_{EE}, I_{IN} = 2\text{mA}$	●	10 12 V_Z			10 12 V_Z			V
V_{GATEH}	栅极高门限	$V_{GATEH} = V_{IN} - V_{GATE}, I_{IN} = 2\text{mA}$, 针对 PWRGD 状态 (仅 MS)		2.8			2.8			V
V_{GATEL}	栅极低门限	(在栅极电压斜坡上升之前)		0.5			0.5			V
V_{UVHI}	UV 引脚门限高		●	3.075 3.225 3.375						V
V_{UVLO}	UV 引脚门限低		●	2.775 2.925 3.075						V
V_{UV}	UV 引脚门限	低至高转换	●				3.05 3.08 3.11			V
V_{UVHST}	UV 引脚迟滞	(● 相对于 LTC4252A)	●	300			292 324 356			mV
V_{OVHI}	OV 引脚门限高		●	5.85 6.15 6.45						V
V_{OVLO}	OV 引脚门限低		●	5.25 5.55 5.85						V
V_{OV}	OV 引脚门限	低至高转换	●				504 519 514			V
V_{OVHST}	OV 引脚迟滞	(● 相对于 LTC4252A)	●	600			82 102 122			mV
I_{SENSE}	SENSE 引脚输入电流	$UV = 0V = 4V, V_{SENSE} = 50\text{mV}$	●	-15 -30			-15 -30			μA
I_{INP}	UV、OV 引脚输入电流	$UV = 0V = 4V$	●	$\pm 0.1 \pm 1$			$\pm 0.1 \pm 1$			μA
V_{TMRH}	TIMER 引脚电压高门限			4			4			V
V_{TMRL}	TIMER 引脚电压低门限			1			1			V

LTC4252-1/LTC4252-2

LTC4252A-1/LTC4252A-2

电特性 凡标注 ● 代表技术指标适合整个工作温度范围，否则仅指 $T_A = 25^\circ\text{C}$ 。(注 2)


符号	参数	条件	LTC4252-1/2			LTC4252A-1/2			单位	
			最小值	典型值	最大值	最小值	典型值	最大值		
I_{TMR}	TIMER 引脚电流	定时器开启 (初始周期/闭锁/停机冷却, 供电), $V_{TMR} = 2V$	5.8			5.8			μA	
		定时器关闭 (初始周期, 吸收), $V_{TMR} = 2V$	28			28			mA	
		定时器开启 (电路断路器, 供电, $I_{DRN} = 0\mu\text{A}$), $V_{TMR} = 2V$	230			230			μA	
		定时器开启 (电路断路器, 供电, $I_{DRN} = 50\mu\text{A}$), $V_{TMR} = 2V$	630			630			μA	
		定时器关闭 (电路断路器/停机冷却, 吸收), $V_{TMR} = 2V$	5.8			5.8			μA	
$\frac{\Delta I_{TMRACC}}{\Delta I_{DRN}}$	$[(I_{DRN} \text{ 为 } 50\mu\text{A} \text{ 时的 } I_{TMR}) - (I_{DRN} \text{ 为 } 0\mu\text{A} \text{ 时的 } I_{TMR})]$	定时器开启 (I_{DRN} 为 $50\mu\text{A}$ 的电路断路器)	8			8			$\mu\text{A}/\mu\text{A}$	
V_{DRNL}	DRAIN 引脚电压低门限	针对 PWRGD 状态 (仅 MS)	2.385			2.385			V	
I_{DRNL}	DRAIN 漏电流	$V_{DRAIN} = 5V$ (对于 LTC4252A 为 4V)	± 0.1	± 1		± 0.1	± 1	μA		
V_{DRNCL}	DRAIN 引脚箝位电压	$I_{DRN} = 50\mu\text{A}$	7			6			V	
V_{PGL}	PWRGD 输出低电压	$I_{PG} = 1.6\text{mA}$ (仅 MS)	●	0.2	0.4	0.2	0.4	V		
		$I_{PG} = 5\text{mA}$ (仅 MS)	●		1.1		1.1	V		
I_{PGH}	PWRGD 上拉电流	$V_{PWRGD} = 0V$ (供电) (仅 MS)	●	40	58	80	40	58	80	μA
t_{SS}	SS 缺省上升周期	SS 引脚浮置, V_{SS} 从 0.2V 升至 2V	180						μs	
		SS 引脚浮置, V_{SS} 从 0.1V 至 0.9V				230			μs	
t_{PLLUG}	UV 低至栅极低		0.4			0.4			μs	
t_{PHLOG}	OV 高至栅极低		0.4			0.4			μs	

注 1: 高于“绝对最大额定值”部分所列数值的应力有可能对器件造成永久性的损害。在任何绝对最大额定值条件下暴露的时间过长都有可能影响器件的可靠性和使用寿命。

注 2: 所有流入器件引脚的电流均为正；所有流出器件引脚的电流均为负。所有的电压均以 V_{EE} 为基准，除非特别注明。


典型性能特征

V_Z 与温度的关系曲线




4252-1/2 G04

r_Z 与温度的关系曲线




4252-1/2 G03

I_{IN} 与温度的关系曲线




4252-1/2 G01

I_{IN} 与 V_{IN} 的关系曲线




4252-1/2 G02

欠压关断 V_{LKO} 与温度的关系曲线




4252-1/2 G05

欠压关断迟滞 V_{LKH} 与温度的关系曲线




4252-1/2 G06

电路断路器电流限值电压 V_{CB} 与温度的关系曲线




4252-1/2 G07

模拟电流限制电压 V_{ACL} 与温度的关系曲线



4252-1/2 G08


快速电流限值电压 V_{FCL} 与温度的关系曲线




4252-1/2 G09

典型性能特征


V_{SS} 与温度的关系曲线




R_{SS} 与温度的关系曲线




I_{SS} (吸收) 与温度的关系曲线




V_{OS} 与温度的关系曲线




$(V_{ACL} + V_{OS})/V_{SS}$ 与温度的关系曲线




I_{GATE} (供电) 与温度的关系曲线




I_{GATE} (ACL, 吸收) 与温度的关系曲线



I_{GATE} (FCL, 吸收) 与温度的关系曲线




V_{GATE} 与温度的关系曲线




典型性能特征


V_{GATEH} 与温度的关系曲线




V_{GATEL} 与温度的关系曲线




UV 门限与温度的关系曲线




OV 门限与温度的关系曲线




I_{SENSE} 与温度的关系曲线




I_{SENSE} 与 $(V_{SENSE} - V_{EE})$ 的关系曲线




TIMER 门限与温度的关系曲线



I_{TMR} (初始周期, 供电) 与温度的关系曲线




I_{TMR} (初始周期, 吸收) 与温度的关系曲线




典型性能特征

I_{TMR} (电路断路器, 供电) 与温度的关系曲线




4252-1/2 G22

I_{TMR} (电路断路器, $I_{DRN} = 50 \mu A$, 供电) 与温度的关系




4252-1/2 G32

I_{TMR} (冷却周期, 吸收) 与温度的关系曲线




4252-1/2 G23

I_{TMR} 与 I_{DRN} 的关系曲线




4252-1/2 G33

$\Delta I_{TMRACC} / \Delta I_{DRN}$ 与温度的关系曲线




4252-1/2 G34

I_{DRN} 与 V_{DRAIN} 的关系曲线




4252-1/2 G25

V_{DRNL} 与温度的关系曲线




4252-1/2 G35

V_{DRNCL} 与温度的关系曲线



4252-1/2 G36


V_{PGL} 与温度的关系曲线




4252-1/2 G37

典型性能特征


I_{PGH} 与温度的关系曲线



t_{SS} 与温度的关系曲线



t_{PLLUG} 和 t_{PHLOG} 与温度的关系曲线



引脚功能 (MS/MS8)

V_{IN} (引脚 1/引脚 1): 正电源输入。将该引脚经一个降压电阻连接至电源的正端。一个并联稳压器把 V_{IN} 箝位于 13V。一个内部欠压关断(UVLO)电路将 GATE 保持为低电平,直到 V_{IN} 引脚电压高于 V_{LKO},超过 UV 和 OV。如果 UV 高,OV 低,且 V_{IN} 使 UVLO 锁定解除,则 TIMER 在启动 GATE 斜坡上升之前启动一个初始定时周期。如果 V_{IN} 降至约 8.2V 以下,则立即将 GATE 拉至低电平。

PWRGD (引脚 2/不适用): 电路良好状态输出(仅 MS)。启动时,如果 DRAIN 电压低于 2.385V 且 GATE 电压在 V_{IN} 的 2.8V 之内,则 PWRGD 被锁定为低电平。PWRGD 状态由 UV、V_{IN}(UVLO) 或一个电路断路器故障超时来复位。该引脚由一个内部 58µA 电流源拉至高电平。

SS (引脚 3/引脚 2): 软启动引脚。该引脚用于在启动过程中控制浪涌电流上升,并由此实现对 di/dt 的控制。经 20 倍衰减的 SS 引脚电压被提供至电流限值放大器。这一经过衰减的电压限制了软启动电流限值过程中流过检测电阻的 MOSFET 漏电流。在启动周期的始端,由一个 22µA (对于 LTC4252A 为

28µA) 电流源来提升 SS 电容器(C_{SS}) 电压。GATE 引脚被保持为低电平,直到 SS 引脚电压超过 20 • V_{OS} = 0.2V。SS 在内部与一个将 SS 引脚电压限制为 2.2V 的 100k 电阻(R_{SS}) 相并联(对于 LTC4252A 则为 50k 电阻和 1.4V)。这相对于 100mV 的模拟电流限值 SENSE 电压(对于 LTC4252A 为 60mV)。如果去掉 SS 电容器,则 SS 引脚在约 180µs 时间里上升。在下列任何一种情况下将 SS 引脚拉至低电平:在 UVLO 状态下、在欠压条件下、在过压条件下、在初始定时周期中或当电路断路器故障结束时。

SENSE (引脚 4/引脚 3): 电路断路器/电流限值检测引脚。负载电流由一个连接在 SENSE 和 V_{EE} 之间的检测电阻 R_S 进行监视并分三级来控制。如果 SENSE 超过 V_{CB} (50mV),则电路断路器比较器启动一个 (230µA + 8 • I_{DRN}) 的 TIMER 上拉电流。如果 SENSE 超过 V_{ACL},则模拟电流限值放大器将 GATE 拉低,以把 MOSFET 电流调整至 V_{ACL}/R_S。如果发生灾难性的短路故障,SENSE 有可能过冲。如果 SENSE 达到 V_{FCL} (200mV),则快速电流限值比较器将 GATE 迅速拉至低电平。若要取消电路断路器和电流限值功能,则把 SENSE 连接至 V_{EE}。

引脚功能 (MS/MS8)

V_{EE}(引脚 5/引脚 4)：负电源电压输入。将该引脚连接至电源的负端。

GATE (引脚 6/引脚 5)：N 沟道 MOSFET 栅极驱动输出。该引脚由一个 58 μ A 电流源拉至高电平。GATE 由 V_{IN}(UVLO)、UV、OV 或电路断路器故障结束时的无效状态拉至低电平。GATE 被有源伺服调整控制在 SENSE 引脚上测得的故障电流。GATE 引脚上的一个补偿电容器用于稳定该环路。一个比较器负责监视 GATE，以确保其在启动一个初始定时周期之前为低电平，GATE 在过压结束之后斜坡上升，或在电流限值故障结束之后重新启动。在 GATE 启动过程中，第二个比较器检测在设定 $\overline{\text{PWRGD}}$ 之前，GATE 引脚电压是否处于 V_{IN} 的 2.8V 之内 (仅 MS 封装)。

DRAIN (引脚 7/引脚 6)：漏极检测输入。在该引脚和 MOSFET 的漏极 (V_{OUT}) 之间连接一个外部电阻 R_D，即可对 6.15V (对于 LTC4252A 为 5V) 以下的电压进行检测并使电流反馈至 TIMER 引脚。一个比较器用于检测 DRAIN 是否低于 2.385V，并与 GATE 高电平比较器一道设定 $\overline{\text{PWRGD}}$ 标志。如果 V_{OUT} 高于 V_{DRNCL}，则将 DRAIN 箝位于 V_{DRNCL} 左右。在电路断路器故障周期中，流经 R_D 的电流在内部被放大 8 倍并加至 TIMER 的 230 μ A 上拉电流。这减少了故障时间和 MOSFET 温升。


OV (引脚 8/引脚 7)：过压输入。OV 引脚上的高态有效门限被设定为 6.15V (具有 0.6V 迟滞)。如果 OV 高于 6.15V，则将 GATE 拉至低电平。当 OV 回至 5.55V 以下时，GATE 开始启动 (没有初始定时周期)。LTC4252A OV 设定在 5.09V 及具有 102mV 迟滞。如果 OV > 5.09V，GATE 拉至低电平。当 OV 回至 4.988V 以下，GATE 开始启动 (没有初始定时周期)。如果在初始定时周期中出现过压，则初始定时周期将在过压消失后重新启动。过压状态不使 $\overline{\text{PWRGD}}$ 标志复位。V_{IN} 上的内部 UVLO 始终超过 OV。OV 引脚上的一个 1nF 至 10nF 电容器用于防止瞬变和开关噪声对 OV 门限产生影响，并防止 GATE 引脚上出现跳变。

UV (引脚 9/引脚 7)：欠压输入。UV 引脚上的低态有效门限被设定为 2.925V (具有 0.3V 迟滞)。如果 UV 低于 2.925V，则将 $\overline{\text{PWRGD}}$ 拉至高电平，并把 GATE 和 TIMER 拉至低电平。如果 UV 升至 3.225V 以上，则将启动一个初始定时周期，随后 GATE 启动。LTC4252A UV 引脚电压被设定为 3.08V，并具有 324mV 迟滞。如果 UV < 2.756V，则 $\overline{\text{PWRGD}}$ 引脚将被拉至高电平，而 GATE 和 TIMER 引脚则均被拉至低电平。如果 UV 升至 3.08V 以上，则这将启动一个初始定时周期，随后将是 GATE 启动操作。V_{IN} 上的内部 UVLO 始终超过 UV。UV 引脚上的低电平使内部故障闭锁复位。UV 引脚上的一个 1nF 至 10nF 电容器用于防止瞬变和开关噪声对 UV 门限产生影响，并防止 GATE 引脚上出现跳变。

TIMER (引脚 10/引脚 8)：定时器输入。TIMER 用于在启动时产生一个初始定时延迟，并在发生输出过载 (电路断路器故障) 时延迟停机。当遇到下列情形时启动一个初始定时周期：UV 高、OV 低、V_{IN} 消除 UVLO、TIMER 引脚低、GATE 低于 V_{GATEL}、SS 低于 0.2V、以及 V_{SENSE} - V_{EE} 低于 V_{CB}。5.8 μ A 的上拉电流随后给 C_T 充电，产生一个延时。如果 C_T 充电至 V_{TMRH} (4V)，则定时周期终止，迅速将 TIMER 拉至低电平并启动 GATE。

如果 SENSE 在 GATE 为高电平时超过 50mV，则开始一个电路断路器周期，并由一个 230 μ A 上拉电流对 C_T 进行充电。如果在此周期中 DRAIN 电平约为 7V (对于 LTC4252A 为 6V)，则定时器上拉电流中具有 8 • I_{DRN} 的额外电流。若 SENSE 在 TIMER 达到 4V 之前降至 50mV 以下，则一个 5.8 μ A 的下拉电流缓慢地对 C_T 进行放电。如果 C_T 最终累积至 V_{TMRH} 门限，则电路断路器跳变，GATE 被迅速拉至低电平，而 $\overline{\text{PWRGD}}$ 被拉至高电平。LTC4252-1 的 TIMER 引脚由一个 5.8 μ A 上拉电流源闭锁为高电平。该闭锁故障可通过利用一个外部器件将 TIMER 拉至低电平，或把 UV 拉低至 V_{UVLO} 以下来消除。LTC4252-2 在过流故障之后启动一个停机冷却周期。该周期包括四个放电上升和三个充电上升。充电和放电电流为 5.8 μ A，TIMER 在其 1V 至 4V 门限之间斜坡上升。在停机冷却周期结束之后，LTC4252-2 尝试一个启动周期。

方框图



*OV AND UV ARE TIED TOGETHER ON THE MS8 PACKAGE. OV AND UV ARE SEPARATE PINS ON THE MS PACKAGE
 ** ONLY AVAILABLE IN THE MS PACKAGE
 FOR COMPONENTS, CURRENT AND VOLTAGE WITH TWO VALUES, VALUES IN PARENTHESES REFER
 TO THE LTC4252A. VALUES WITHOUT PARENTHESES REFER TO THE LTC4252

工作原理

热电路插入

当电路板插入带电背板时，电源旁路电容器将充电并从电源总线吸收巨大的瞬变电流。该电流会损坏连接器插脚，并干扰电源总线，导致系统中的其他电路板复位。LTC4252 设计用于以一种受控方式来接通电路板电源，从而使得电路板的插入和拔出不会产生干扰或损坏连接器。

初始启动

LTC4252 位于一个可插拔电路板之上，并利用一个外部 MOSFET 开关来控制连接器与负载之间的通路 (见图 1)。涌入电流控制和短路保护均由 MOSFET 来实现。

图 2 示出了 LTC4252A 的详细原理图。-48V 和 -48RTN 通过最长的连接器插针来接收功率，并且在板卡插入时率先进行连接。GATE 引脚在这段时间里将 MOSFET 保持在关断状态。UV 和 OV 根据内部高精度门限和一个外部分压器来决定是否应接通 MOSFET。UV 和 OV 还通过监视连接器是否固定到位来完成双重任务。分压器的顶端借助一个在插入顺序中最后配对的短连接器插针来检测 -48RTN。

联锁条件

一旦下列“联锁”条件得到满足，即开始一个

起动序列：

1. 输入电压 V_{IN} 超过 V_{LKO} ($UVLO$)。
2. UV 引脚上的电压高于 V_{UVHI} 。
3. OV 引脚上的电压低于 V_{UVLO} 。
4. (SENSE - V_{EE}) 电压低于 50mV (V_{CB})。
5. SS 引脚上的电压低于 $0.2V$ ($20 \cdot V_{OS}$)。
6. TIMER 电容器 (C_T) 上的电压低于 $1V$ (V_{TMRL})。
7. GATE 引脚上的电压低于 $0.5V$ (V_{GATEL})。

对前三个条件进行连续监视，而对后四个条件则在初始定时或 GATE 斜坡上升之前进行检查。一旦退出 OV 状态，则 TIMER 引脚电压要求被禁止。详细说明请见“应用信息”的“时序波形”部分。

TIMER 通过把 $5.8\mu A$ 电流输入 C_T 来开始起动序列。如果 V_{IN} 、UV 或 OV 超出规定范围，则起动周期停止，TIMER 将 C_T 放电至 $1V$ 以下，然后等待至上述条件再次得到满足。如果 C_T 成功充电至 $4V$ ，则将 TIMER 拉至低电平并断开 SS 和 GATE 引脚。GATE 提供 $58\mu A$ 电流 (I_{GATE})，对 MOSFET 的栅极及相关联的电容进行充电。SS 电压斜坡上升对 V_{SENSE} 进行限制以控制涌入电流。当 GATE 引脚电平处于 V_{IN} 的 $2.8V$ 之内且 DRAIN 低于 V_{DRNL} 时将 PWRGD 拉至低态有效状态。




图 1：基本的 LTC4252 热插拔拓扑结构




图 2：-48V/2.5A 热插拔控制器

工作原理

根据外部元件的数值、MOSFET 的特性和标称设计电流的不同，在 MOSFET 首次导通的过程中，可以有两种操作模式。一种可能性是 MOSFET 将逐步导通，这样负载电容的涌入电流保持在一个低数值上。输出将简单地上升至 -48V 且 LTC4252 将使 MOSFET 得到全面强化。第二种可能性是负载电流超过 $[V_{SS}(t)/20 - V_{OS}]/R_S$ 的软起动电流限值门限。在这种场合，LTC4252 将软起动限制电流流入负载电容来提升输出。如果软起动电压低于 1.2V ，则电路断路器 TIMER 保持为低电平。高于 1.2V 时，TIMER 引脚电平斜坡上升。定时器延迟的设置很重要，这样不管采用何种起动模式，TIMER 引脚电平的斜坡上升时间都会少于一个电路断路器延迟时间。如果该条件未得到满足，则 LTC4252-1 可能在一个电路断路器延迟时间之后停机，而 LTC4252-2 则有可能继续重试。

拔去板卡

如果把电路板从插件框架中抽出，则 UV 和 OV 分压器首先断开。这将 MOSFET 关断并使连接器中的电流换向。当电源引脚随后分开时，没有跳火现象。

电流控制

针对短路和过载采取了三级保护措施。负载电流由 SENSE 和电阻 R_S 来监视。在 SENSE 引脚上有三种不同的门限：用于定时电路断路器功能的 50mV ；用于模拟电流限值环路的 100mV （对于 LTC4252A 为 60mV ）；用于在出现灾难性的短路故障时对峰值电流加以限制的快速前馈比较器的 200mV 。

如果 R_S 两端的电压因输出过载而超过 50mV ，则 TIMER 向 C_T 输入 $230\mu\text{A}$ 电流。 C_T 最终充电至 4V 门限，LTC4252 关断。如果过载在 C_T 达到 4V 之前消失且 SENSE 引脚电平低于 50mV ，则 C_T 缓慢放电 ($5.8\mu\text{A}$)。这样，LTC4252 的电路断路器功能对低占空比负载作出响应，并适应 MOSFET 快速升温和缓慢冷却的特性。更高的过载由一个模拟电流限值环

路来处理。如果 R_S 两端的压降达到 V_{ACL} ，则电流限值环路对 MOSFET 的栅极进行补偿，并保持 V_{ACL}/R_S 的恒定输出电流。在电流限值模式下， V_{OUT} 一般会上升，这增加了 MOSFET 的温升。如果 V_{OUT} 高于 V_{DRNCL} ，则在 V_{OUT} 和 DRAIN 之间连接一个外部电阻 R_D 允许通过加速 TIMER 电容器的充电来缩短故障定时周期。TIMER 上拉电流放大为 $8 \cdot I_{DRN}$ 。请注意，由于 SENSE 引脚电平高于 50mV ，因此，TIMER 在这段时间里对 C_T 进行充电且 LTC4252 最终将关断。

LTC4252 负载侧的低阻抗故障加之 48V 或更高的驱动电位有可能产生远远超过 $50\text{A}/\mu\text{s}$ 的电流转换速率。在这些条件下，过冲是不可避免的。一个具有 200mV 门限的快速 SENSE 比较器用来检测过冲，并急剧地将 GATE 引脚拉低电平，因此比弱电流限值环路要快得多。然后，如前所述， V_{ACL}/R_S 电流限值环路开始工作并对电流进行补偿。和先前一样，当 C_T 达到 4V 时，TIMER 引脚运行并关断 LTC4252。

如果 C_T 达到 4V ，则 LTC4252-1 利用一个 $5.8\mu\text{A}$ 上拉电流源进行闭锁，而 LTC4252-2 则起动一个停机冷却周期。LTC4252-1 电路断路器闭锁可通过将 UV 引脚短暂拉至低电平或将输入电压 V_{IN} 降至内部 UVLO 门限以下，亦或是利用一个开关将 TIMER 引脚短暂拉至低电平来复位。LTC4252-2 在其停机冷却周期之后进行重试操作。

虽然短路是最明显的故障类型，但若干工作条件也可能引起过流保护。来自背板或负载的噪声尖峰、由连接第二个更高电压的电源所引起的输入阶跃、由共用相同电源总线的相邻电路板上的故障或非热插拔型产品的插入所引起的瞬态电流均会导致比预料更大的输入电流，以及对过流条件的临时检测。TIMER 和 C_T 的动作能够抑制这些情况的发生，使得 LTC4252 可以“经受住”那些有可能使简单的电流比较器发生跳变（有时还会烧断熔丝）的暂时性过载和干扰的影响。

应用信息

并联稳压器

一个快速响应稳压器与 LTC4252 的 V_{IN} 引脚并联。通过一个外部电流限值电阻由 $-48RTN$ 获得电源。并联稳压器将 V_{IN} 箝位至 13V (V_Z)。 V_{IN} 引脚上的一个 $1\mu\text{F}$ 去耦电容器用于滤除电源瞬变，并在启动时引起一个短延迟。如果使用 10 引脚 MS 封装上的 $\overline{\text{PWRGD}}$ 功能，则应选择合适的 R_{IN} 值，以提供 V_{IN} 电源电流及光耦合器所需的驱动电压。流经 R_{IN} 的电流的增大将导致 R_{IN} 和 LTC4252 功耗的增加。一种替代方案是采用一个分离的 NPN 缓冲器来驱动光耦合器，如图 3 所示。可采用多个 1/4W 电阻来代替一个大功率的 R_{IN} 电阻。

内部欠压关断 (UVLO)

迟滞比较器 UVLO 监视 V_{IN} 的欠压情况。门限由 V_{LKO} 及其迟滞 V_{LKH} 来规定。当 V_{IN} 升至 V_{LKO} 以上时，使能芯片；低于 $(V_{LKO} - V_{LKH})$ 时，芯片失效且 GATE 引脚被拉至低电平。不应把 V_{IN} 上的 UVLO 功能与 UV/OV 引脚功能相混淆。它们是完全独立的功能。

UV/OV 比较器 (LTC4252)

一个 UV 迟滞比较器用来检测具有下列门限的 UV 引脚上的欠压条件：

$$\text{UV 低至高 } (V_{UVHI}) = 3.225\text{V}$$

$$\text{UV 高至低 } (V_{UVLO}) = 2.925\text{V}$$

一个 OV 迟滞比较器用来检测具有下列门限的 OV 引脚上的过压条件：

$$\text{OV 低至高 } (V_{OVHI}) = 6.150\text{V}$$

$$\text{OV 高至低 } (V_{OVLO}) = 5.550\text{V}$$

UV 和 OV 跳变点比值的设计是使其在按图 2 所示连接在一起时能够与 43V 至 82V 的标准电信工作电压范围相匹配。一个由 R_1 和 R_2 组成的分压器用于电源电压的调节。采用 $R_1 = 402\text{k}$ 和 $R_2 = 32.4\text{k}$ 时，可获得 43.2V 至 82.5V 的典型工作电压范围。这样，欠压和过压停机门限分别为 39.2V 和 74.4V。建议采用精度为 1% 的分压电阻以保持门限准确度。

“典型应用”部分中示出的 R_1 - R_2 分压电阻值设定了稍大于 $100\mu\text{A}$ 的电流，并将 UV/OV 引脚上的阻抗规定为 $30\text{k}\Omega$ 。在大多数应用中， $30\text{k}\Omega$ 阻抗及 300mV 的 UV 迟滞使得 LTC4252 不易受到噪声的影




图 3：输入工作电压范围更宽的 -48V/2.5A 应用

应用信息

响。如果要求更强的噪声容限，可增加一个从 UV/OV 连接至 V_{EE} 的 1nF 至 10nF 滤波电容器。

在 10 引脚 MS 封装上可采用分离的 UV 和 OV 引脚，并借此获得更宽的工作电压范围 (例如 35.5V 至 76V)，如图 3 所示。利用不同的电阻布局还可实现其他的组合。

UV/OV 比较器 (LTC4252A)

一个 UV 迟滞比较器利用下列门限来检测 UV 引脚上的欠压条件：

$$UV \text{ 低至高 } (V_{UV}) = 3.08V$$

$$UV \text{ 高至低 } (V_{UV} - V_{UVHST}) = 2.756V$$

一个 OV 迟滞比较器利用下列门限来检测 OV 引脚上的过压条件：

$$OV \text{ 低至高 } (V_{OV}) = 5.09V$$

$$OV \text{ 高至低 } (V_{OV} - V_{OVHST}) = 4.988V$$

UV 和 OV 跳变点比是专为当连接在一起时与 43V 至 71V 的标准电信工作范围相匹配而设计的，如图 2 所示。一个分压器 (R1、R2) 用于调整电源电压。采用 $R1 = 390k$ 和 $R2 = 30.1k$ 将获得 43V 至 71V 的典型工作范围。欠压停机和过压恢复门限因而分

别为 38.5V 和 69.6V。建议采用精度为 1% 的分压电阻器，以保持门限准确度。

图 2 所示的 R1-R2 分压器阻值设定了一个略高于 100 μ A 的电流，并在 UV/OV 上规定了一个 28k Ω 的阻抗。在大多数应用中，28k Ω 阻抗加上 324mV UV 迟滞使得 LTC4252A 对噪声并不敏感。如果需要更强的噪声免疫力，则可在 UV/OV 和 V_{EE} 引脚之间增设一个 1nF 至 10nF 的滤波电容器。

如图 4 所示，UV 和 OV 引脚可用于一个更宽的工作范围，比如：35.5V 至 76V。利用不同的电阻器配置可实现其他的组合。

UV/OV 操作

至 UV 比较器的低输入将使芯片复位，并把 GATE 和 TIMER 引脚拉至低电平。如果其他连锁条件得到满足，则一个自低到高的 UV 跳变将启动一个初始定时过程。UV 比较器中的一个自高到低的跳变立即将 LTC4252A 关断，把 MOSFET 的栅极拉至低电平并将闭锁的 \overline{PWRGD} 复位至高电平。

由 OV 比较器检测的过压条件也将把 GATE 拉至低电平，由此关断负载。然而，它不会使电路断路器 TIMER 和 \overline{PWRGD} 标志复位或关闭冷却定时器。如果除了 TIMER 以外的所有连锁条件均得到满足，




图 4：具较宽输入工作范围的 -48V/2.5A 应用

应用信息

则把电源电压恢复至一个可以接受的范围将重新启动 GATE 引脚。只有在初始定时周期当中 OV 条件才使 TIMER 复位。

DRAIN 引脚

将一个外部电阻 R_D 连接至具有双重功能的 DRAIN 引脚能够进行 V_{OUT} 检测*，且引脚本身不会被高瞬变电压所损坏。在 5V 以下，很小的引脚漏电流允许一个 DRAIN 低电平比较器来检测 2.385V (V_{DRNL}) 以下的 V_{OUT} 。该条件和 GATE 低电平比较器一道设定 PWRGD 标志。

如果 V_{OUT} 高于 V_{DRNL} ，则 DRAIN 引脚被箝位在 V_{DRNL} 左右，且流入 R_D 的电流由下式给定：

$$I_{DRN} \approx \frac{V_{OUT} - V_{DRNL}}{R_D} \quad (1)$$

该电流在电路断路器故障期间被放大 8 倍并加至 230 μ A 标称 TIMER 电流。当 MOSFET 的漏源极电压超过 V_{DRNL} 时，这会加速故障 TIMER 引脚上拉，并有效地缩短了 MOSFET 的温升持续时间。

TIMER 引脚

由于 TIMER 引脚需要处理若干关键功能，故其操作稍微复杂一些。在 TIMER 引脚上采用了电容器 C_T ，以为 LTC4252 提供定时。在 TIMER 上具备四种不同的充电和放电模式：

- 1) 5.8 μ A 慢速充电；初始定时和停机冷却延迟。
- 2) (230 μ A + 8 • I_{DRN}) 快速充电；电路断路器延迟。
- 3) 5.8 μ A 慢速放电；电路断路器“冷却”和停机冷却。
- 4) 低阻抗开关；在一个初始定时延迟之后以及初始定时过程中的 UVLO、UV 和 OV 条件下使 TIMER 电容器复位。

对于初始启动，采用 5.8 μ A 上拉电流源。当联锁条件得到满足时，断开低阻抗开关并使能 5.8 μ A 电流源。 C_T 在由下式给定的时限内充电至 4V：

$$t = \frac{4V \cdot C_T}{5.8\mu A} \quad (2)$$

当 C_T 达到 4V (V_{TMRH}) 时，低阻抗开关闭合并使 C_T 放电。一个 GATE 启动周期开始，且 SS 和 GATE 引脚均被断开。

电路断路器定时器操作

如果 SENSE 引脚检测到 R_S 两端的压降超过 50mV，则 TIMER 引脚以 (230 μ A + 8 • I_{DRN}) 的电流对 C_T 进行充电。如果 C_T 充电至 4V，则把 GATE 引脚拉至低电平，LTC4252-1 闭锁，而 LTC4252-2 启动一个停机冷却周期。LTC4252-1 保持闭锁状态，直到 UV 引脚被短暂拉至低电平，或 TIMER 由一个外部开关短暂放电至低电平，或 V_{IN} 跌落至 UVLO 以下，然后被恢复。电路断路器限时周期由下式给出：

$$t = \frac{4V \cdot C_T}{230\mu A + 8 \cdot I_{DRN}} \quad (3)$$

如果 V_{OUT} 低于 5V，则一个内部 PMOS 器件对任何 DRAIN 引脚漏电流加以隔离，使得 (3) 式中 $I_{DRN} = 0\mu A$ 。如果在电路断路器故障期间 V_{OUT} 高于 V_{DRNL} ，则利用 (1) 式的 8 • I_{DRN} 电流来加快 C_T 的充电速度。

间歇过载有可能超过 SENSE 引脚上的 50mV 门限，但是，如果它们持续的时间足够短，则 TIMER 将不会达到 4V 且 LTC4252 不会关闭外部 MOSFET。为了应付这种情况，一旦 SENSE 引脚电压低于 50mV，则 TIMER 利用一个 5.8 μ A 下拉电流源对 C_T 进行慢速放电。因此，在 V_{OUT} 高于 5V 且总

* 由 MOSFET 所观察的 V_{OUT} ，即： V_{DS} 。

应用信息




图 5：电路断路器响应时间

占空比为 2.5% (或更高) 的条件下的任何间歇过载最终都将使电路断路器跳变并关断 LTC4252。图 5 示出了 $I_{DRN} = 0\mu A$ 时电路断路器响应归一化至 $1\mu F$ 的时间 (单位：秒)。 C_T 的不对称充放电是 MOSFET 温升的一个合理的量规。

归一化电路响应时间由下式估算：

$$\frac{t}{C_T(\mu F)} = \frac{4}{[(235.8 + 8 \cdot I_{DRN}) \cdot D - 5.8]} \quad (4)$$

停机冷却周期

对于 LTC4252-1 (闭锁型)，在电路断路器故障 TIMER 达到 4V 之后，利用一个 $5.8\mu A$ 上拉电流源将 TIMER 锁定于高电平。对于 LTC4252-2 (自动重试型)，如果 TIMER 达到 4V 门限，则一个停机冷却周期开始。TIMER 始自 $5.8\mu A$ 下拉，直到其达到 1V 门限。然后， $5.8\mu A$ 上拉重新启动，直到 TIMER 达到 4V 门限。四个 $5.8\mu A$ 下拉周期和三个 $5.8\mu A$ 上拉周期出现于 1V 和 4V 门限之间，产生由下式给定的时间间隔：

$$t_{SHUTDOWN} = \frac{7 \cdot 3V \cdot C_T}{5.8\mu A} \quad (5)$$

在最后一个下拉周期的 1V 门限处，尝试提升 GATE 引脚电平。

软起动

在 GATE 起动过程中，软起动对涌入电流的大小进行限制。如果对有源负载供电，则过长的软起动间隔时间有可能超过 MOSFET 的 50A 额定值。如果 SS 引脚浮置，则一个内部电流源将使 SS 在大约 $230\mu s$ 的时间里从 0V 上升至 2.2V (LTC4252)，或从 0V 上升至 1.4V (LTC4252A)。把一个外部电容器 C_{SS} 从 SS 连接至地将电压上升修正为近似以下的 RC 响应：

$$V_{SS}(t) \approx V_{SS} \cdot \left(1 - e^{-\left(\frac{t}{R_{SS} \cdot C_{SS}}\right)} \right) \quad (6)$$

一个内部电阻分压器 (LTC4252 为 $95k/5k$ 或 LTC4252A 为 $47.5k/2.5k$) 把 $V_{SS}(t)$ 缩小 20 倍，以提供下列模拟电流限值门限：

$$V_{ACL}(t) = \frac{V_{SS}(t)}{20} - V_{OS} \quad (7)$$

这就把涌入电流限制为 $V_{ACL}(t)/R_S$ 。补偿电压 V_{OS} (10mV) 确保 C_{SS} 被充分放电，且 ACL 放大器在 GATE 起动之前处于电流限值状态。在下列任何条件下 SS 引脚都被拉至低电平：在 UVLO 状态下，在欠压条件下，在过压条件下，在初始定时周期过程中，或当电路断路器故障结束时。

GATE 引脚

在下列任何条件下将 GATE 拉低至 V_{EE} ：在 UVLO 状态下，在欠压条件下，在过压条件下，在初始定时周期过程中，或当电路断路器故障结束时。当 GATE 导通时，一个 $58\mu A$ 电流源对 MOSFET 的栅极和任何相关联的外部电容进行充电。 V_{IN} 将栅极驱动电压限制在 14.5V 以下。

电源上电时因栅漏极间电容 (C_{GD}) 的耦合有可能产生足以启动 MOSFET 的栅源电压。一个独特的电路利用 V_{IN} 引脚上无实际用处的电压将 GATE 拉至低电平，并消除电路板插入时的电流尖峰。这样，

应用信息

对于 C_{GD} 补偿而言，大数值的外部栅源电容器便不需要了。取而代之的是一个小数值 ($\geq 10\text{nF}$) 的电容器 C_C 。 C_C 还对模拟电流限值环路提供补偿。

GATE 具有两个比较器：GATE 低电平比较器在初始定时或一个 GATE 起动周期之前搜寻低于 0.5V 的门限；GATE 高电平比较器搜寻相对 V_{IN} 低于 2.8V 的门限，并与 DRAIN 低电平比较器一道在 GATE 起动期间设定 $\overline{\text{PWRGD}}$ 状态。

SENSE 引脚

SENSE 引脚由电路断路器 (CB) 比较器、模拟电流限值 (ACL) 放大器和快速电流限值 (FCL) 比较器监视。它们均测量 SENSE 相对于 V_{EE} 的电位。当 SENSE 引脚电平超过 50mV 时，CB 比较器启动 $230\mu\text{A}$ TIMER 上拉。在 100mV (对于 LTC4252A 为 60mV) 条件下，ACL 放大器对 MOSFET 电流进行补偿，而在 200mV 条件下，FCL 比较器迅速将 GATE 拉至低电平，以试图把 MOSFET 电流置于受控状态下。如果这些条件中的任何一个为 TIMER 将 C_T 充电至 4V 提供了足够长的时间 (见式 3)，则 LTC4252 关断并把 GATE 拉至低电平。

如果 SENSE 引脚遇到高于 V_{ACL} 的电压，则 ACL 放大器将把 GATE 修正至更低的电平上，以试图控制 MOSFET 电流。由于在正常操作中 GATE 对 MOSFET 进行过压驱动，因此，ACL 放大器需要时间来把 GATE 放电至 MOSFET 的门限。对于轻微过载，ACL 放大器能够控制 MOSFET 电流，但如果严重过载，则有可能造成电流过冲。当 $\text{SENSE} = 200\text{mV}$ ，FCL 比较器开始工作，它迅速地将 GATE 引脚放电至接近 V_{EE} 的电位。然后，FCL 断开，ACL 放大器开始工作。TIMER 始终工作。FCL 的作用是给控制环路增加非线性响应以便减小 MOSFET 电流。

由于系统中的电感性效应，FCL 往往会对电流限值环路校正过度，且 GATE 会发生下冲。在环路 (由电阻 R_C 与栅极电容器串联而成) 的一个零点对 ACL 放大器的恢复有所帮助。

短路操作

图 6 示出了对 LTC4252 由负载侧低阻抗短路所产生的电路特性。一开始，当 GATE 引脚工作以控制 V_{GS} 时 (轨迹 3)，电流超过了 $V_{\text{SENSE}} = 200\text{mV}$ 的快速电流限值电平 (轨迹 2)。过冲在反方向上对背板有所干扰，当电流降至 $100\text{mV}/R_S$ 时，背板通过在正方向上产生干扰作出响应。

TIMER 开始对 C_T 进行充电 (轨迹 4)，同时，模拟电流限值环路将故障电流保持为 $100\text{mV}/R_S$ ，此时为 5A (见轨迹 2)。请注意背板电压 (轨迹 1) 下降至负载电压以下。定时器上拉由 V_{OUT} 来加速。当 C_T 达到 4V 时，GATE 关闭， $\overline{\text{PWRGD}}$ 被拉至高电平，负载电流降至零且背板电压瞬变至 100V 以上。由 GATE 关断操作所引起的瞬变可利用一个吸振器 (用于减小振




图 6：LTC4252 的输出短路特性

应用信息

铃) 和一个瞬态电压抑制器 (例如: Diode Inc. SMAT70A) 来加以控制, 以削除很大的尖峰信号。用于吸振器的 RC 通常是采用实验的方法来选择的。吸振电容器的数值常常被选定于 MOSFET C_{OSS} 的 10 倍至 100 倍之间。吸振电阻器的阻值一般在 3Ω 至 100Ω 之间。

一块插板上的低阻抗短路可能会对其他共用相同背板的背板的特性有所影响。图 6 中轨迹 1 所示的初始干扰和背板电压下降有可能消耗相邻插件板上的输出电容器的电荷。当故障插板关断时, 电流流入, 给电容器补充电荷。如果 LTC4252 被其他插件板所使用, 它们通过把涌入电流限制为 $100\text{mV}/R_S$ 作出响应。如果 C_T 容量合适, 则各电容器将在 C_T 定时结束之前就长时间地再充电。

电源良好, $\overline{\text{PWRGD}}$

如果在起动过程中 GATE 被充电至 V_{IN} 的 2.8V 以内且 DRAIN 被拉低至 V_{DRNL} 以下, 则 $\overline{\text{PWRGD}}$ 锁定为低电平。在 UVLO 状态下、在 UV 条件下或当 C_T 充电至 4V 时, $\overline{\text{PWRGD}}$ 被复位。过压条件对 $\overline{\text{PWRGD}}$ 状态没有影响。在复位过程中, $58\mu\text{A}$ 电流将该引脚拉至高电平。由于电源模块和 $\overline{\text{PWRGD}}$ 之间存在电压瞬变, 建议采用光隔离。该引脚可为光耦合器提供足够的驱动电压。图 19 示出了一种替代的 NPN 配置 (具有一个用于 $\overline{\text{PWRGD}}$ 接口的限流基极电阻器)。模块使能输入应具有针对负输入电流的保护。

MOSFET 的选择

外部 MOSFET 必须具有足够的安全工作区 (SOA) 以应付短路状态, 直到 TIMER 停止动作。这些问题比 DC 电流额定值更为重要。对于给定的应用, 具有足够 SOA 的 MOSFET 总能够处理所需的电流, 反之可能就不行了。请参阅制造商的 MOSFET 产品数据表, 以了解有关安全工作区和有效瞬态热阻曲线方面的信息。

MOSFET 的选择是在假定没有软起动电容器的条件下分三步完成的。首先计算 R_S , 然后确定对负载电容进行充电所需的时间。该定时以及最大短路电流和最大输入电压确定一个工作点, 并对照 MOSFET 的 SOA 曲线进行校准。

开始设计时, 首先规定所需的负载电流和负载电容 I_L 和 C_L 。电路断路器电流跳变点 (V_{CB}/R_S) 的设定应适应最大负载电流。请注意 DC/DC 变换器的最大输入电流应在 $V_{SUPPLY(MIN)}$ 。 R_S 由下式给定:

$$R_S = \frac{V_{CB(MIN)}}{I_L(MAX)} \quad (8)$$

其中, $V_{CB(MIN)} = 40\text{mV}$ (对于 LTC4252A 为 45mV) 代表保证的最小电路断路器门限。

在初始充电过程中, LTC4252 可能在电流限值状态下对 MOSFET 进行操作, 使得 R_S 两端的 V_{ACL} 位于 80mV 至 120mV 之间 (对于 LTC4252A, V_{ACL} 位于 54mV 至 66mV 之间)。最小涌入电流由下式给出:

$$I_{INRUSH(MIN)} = \frac{80\text{mV}}{R_S} \quad (9)$$

最大短路电流限值采用最大 V_{ACL} 进行计算, 得出:

$$I_{SHORTCIRCUIT(MAX)} = \frac{120\text{mV}}{R_S} \quad (10)$$

必须根据最慢的预期充电率来选择 TIMER 电容器 C_T ; 否则 TIMER 可能在负载电容器充满之前就停止工作。 C_T 的数值必须根据负载电容器所需的最长充电时间来计算。该时间由下式给出:

$$t_{CL(CHARGE)} = \frac{C \cdot V}{I} = \frac{C_L \cdot V_{SUPPLY(MAX)}}{I_{INRUSH(MIN)}} \quad (11)$$

DRAIN 引脚中的最大电流由下式给出:

$$I_{DRN(MAX)} = \frac{V_{SUPPLY(MAX)} - V_{DRNCL}}{R_D} \quad (12)$$

应用信息

把线性充电率近似为 I_{DRN} 从 $I_{DRN(MAX)}$ 降到零的速率，(3) 式中的 I_{DRN} 分项由 $0.5 \cdot I_{DRN(MAX)}$ 来近似。该式经整理后得出下面的 TIMER 电容器 C_T 值：

$$C_T = \frac{t_{CL(CHARGE)} \cdot (230\mu A + 4 \cdot I_{DRN(MAX)})}{4V} \quad (13)$$

回到 (3) 式，计算出 TIMER 周期并与 $V_{SUPPLY(MAX)}$ 和 $I_{SHORTCIRCUIT(MAX)}$ 一道用来核对有望选用的 MOSFET 的 SOA 曲线。

作为一个数字设计实例，假定一个 30W 负载，它在 36V 条件下要求 1A 的输入电流。如果 $V_{SUPPLY(MAX)} = 72V$ 且 $C_L = 100\mu F$ ， $R_D = 1M\Omega$ ，则由 (8) 式得出 $R_S = 40m\Omega$ ；由 (13) 式得出 $C_T = 441nF$ 。为了应付 R_S 、 C_T 、TIMER 电流 (230 μA)、TIMER 门限 (4V)、 R_D 、DRAIN 电流乘子和 DRAIN 电压箝位 (V_{DRNCL}) 中的误差，计算值应乘以 1.5，以得出最接近标准值的 $C_T = 680nF$ 。

如果出现短路，则如 (3) 式中的 $C_T = 680nF$ 所规定的那样，MOSFET 中将流过高达 120mV/40m $\Omega = 3A$ 的电流 (持续 5.6ms)。必须依据该准则来选择 MOSFET。IRF530S 能够应付长达 10ms 的 100V/30A，可在此应用中安全使用。

MOSFET 的非线性 SOA 特性和 $R_{SS}C_{SS}$ 响应使得在软起动至负载短路期间进行最大软起动电容器值的计算复杂化。一种过于保守但却较为简单的方法是首先按下式计算最大电路断路器电流：

$$I_{CB(MAX)} = \frac{V_{CB(MAX)}}{R_S} \quad (14)$$

式中的 $V_{CB(MAAX)} = 60mV$ (对于 LTC4252A 为 55mV)。

根据有望选用的 MOSFET 的 SOA 曲线来确定所允许的时间 $t_{SOA(MAX)}$ 。 C_{SS} 由下式给出：

$$C_{SS} = \frac{t_{SOA(MAX)}}{0.916 \cdot R_{SS}} \quad (15)$$

在上例中，60mV/40m Ω 得出 1.5A。IRF530S 的

$t_{SOA(MAX)}$ 为 40ms。由 (15) 式得出 $C_{SS} = 437nF$ 。实际电路板评估表明： $C_{SS} = 100nF$ 是合适的。 $(R_{SS} \cdot C_{SS})$ 与 $t_{CL(CHARGE)}$ 的比值是一个很好的量规，因为比值较大有可能导致限时周期终止。该量规的确定是利用经验性的电路板级评估来完成的。

设计流程总结

为了概括设计流程，我们研究一下图 2 对于 LTC4252A 所示的应用。它是为 80W 负载设计的。

计算最大负载电流： $80W/43V = 1.86A$ ；考虑到 83% 的变换效率， $I_{IN(MAX)} = 2.2A$ 。

计算 R_S ：由 (8) 式得出 $R_S = 20m\Omega$ 。

计算 $I_{SHORTCIRCUIT(MAX)}$ ：由 (10) 式得出

$$I_{SHORTCIRCUIT(MAX)} = \frac{66mV}{20m\Omega} = 3.3A$$

选择一个可在 71V 条件下处理 3.3A 电流的 MOSFET：IRF530S。

计算 C_T ：由 (13) 式得出 $C_T = 322nF$ 。选择 $C_T = 680nF$ ，由此给定的电路断路器限时周期 $t = 5.6ms$ 。

查阅 MOSFET 的 SOA 曲线：在 100V 条件下，IRF530S 能够控制 3.3A 电流达 8.2ms，因此，可安全地在此应用中使用。

计算 C_{SS} ：利用 (14) 式和 (15) 式来选择 $C_{SS} = 68nF$ 。

频率补偿

LTC4252A 用于模拟电流限值环路的典型频率补偿网络由与 V_{EE} 相连的串联 R_C (10 Ω) 和 C_C 所组成。图 7 示出了补偿电容器 C_C 与 MOSFET 的 C_{ISS} 之间的关系。图 7 中的线用于根据 MOSFET 的 C_{ISS} 来选择 C_C 的初值。给出了对应几种常用 MOSFET 的优化 C_C 值。 C_C 的优化值与初值的差异较小。然而，补偿值应通过电路板级短路测试来验证。

应用信息




图 7：推荐的补偿电容器 C_C 与 MOSFET 的 C_{ISS} 之间的关系

如前文的图 6 所示，短路开始时，由于串联电感的原因，输入电源电压有可能发生巨大的摆动。如果该电压使 MOSFET 发生雪崩，则电流将继续流过 MOSFET 而到达输出端。模拟电流限值环路无法控制这一电流流动，于是，环路发生下冲。这种影响是不可能通过频率补偿来消除的。需要采用一个齐纳二极管对输入电源电压进行箝位，并防止发生 MOSFET 雪崩。

关于检测电阻的考虑

为了实现正确的电路断路器操作，强烈建议在检测电阻与 LTC4252 的 V_{EE} 和 SENSE 引脚之间采用开尔文检测 (Kelvin-sense) PCB 连接。图 8 示出了在 LTC4252 和检测电阻之间形成连接的正确方法。PCB 布局应平衡且对称，以最大限度地减少布线差错。此外，检测电阻的 PCB 布局应采用良好的热管理技术以实现最佳的检测电阻功率耗散。

时序波形

系统上电

图 9 详细示出了在电路板已安装到背板上且系统电源突然施加时典型上电序列的时序波形。在时点 1，电源与 UV/OV 、 V_{OUT} 和 DRAIN 一起斜坡上升。 V_{IN} 和 $PWRGD$ 随后以 V_{IN} 旁路电容器设定的较




图 8：至检测电阻的 PCB 连接

慢速率上升。在时点 2， V_{IN} 超过 V_{LKO} ，内部逻辑电路对 $UV > V_{UVHI}$ 、 $OV < V_{OVLO}$ 、 $GATE < V_{GATEL}$ 、 $SENSE < V_{CB}$ 、 $SS < 20 \cdot V_{OS}$ 和 $TIMER < V_{TMRL}$ 进行检查。如果所有条件均得到满足，则开始一个初始定时周期，且 $TIMER$ 电容器由一个 $5.8\mu A$ 上拉电流源进行充电。在时点 3， $TIMER$ 达到 V_{TMRH} 门限，初始定时周期终止。 $TIMER$ 电容器被迅速放电。在时点 4，达到 V_{TMRL} 门限，且 $GATE < V_{GATEL}$ 、 $SENSE < V_{CB}$ 和 $SS < 20 \cdot V_{OS}$ 等条件必须在一个 $GATE$ 斜坡上升周期开始之前得到满足。 SS 斜坡上升由 $R_{SS} \cdot C_{SS}$ 来确定 (见式 6)； $GATE$ 由模拟电流限值 (ACL) 放大器保持为低电平，直到 SS 达到 $20 \cdot V_{OS}$ 。一旦释放 $GATE$ ， $58\mu A$ 电流被输入外部 MOSFET 的栅极和补偿网络。当 $GATE$ 引脚电压达到 MOSFET 的门限时，电流从时点 5 开始流入负载电容器。在时点 6，负载电流达到 SS 控制电平且模拟电流限值环路启动。在时点 6 和时点 8 之间， $GATE$ 电压得以保持， $SENSE$ 电压被调整至 $V_{ACL}(t)$ (式 7)，软启动对负载电流的上升速率加以限制。如果 $SENSE$ 电压 ($V_{SENSE} - V_{EE}$) 在时点 7 达到 V_{CB} 门限，则电路断路器 $TIMER$ 启动。 $TIMER$ 电容器 C_T 由 $(230\mu A + 8 \cdot I_{DRN})$ 上拉电流充电。隨著负载电容器接近充满，负载电流开始下降。在时点 8，负载电流下降，且 $SENSE$ 电压降至 $V_{ACL}(t)$ 以下。模拟电流限值环路关闭且 $GATE$ 引脚电平进一步上升。在时点 9， $SENSE$ 电压降至 V_{CB} 以下，故障 $TIMER$ 周期结束，其后是一个 $5.8\mu A$ 放电周期 (冷却)。时点 7 和时点 9 之间的持续

应用信息




图 9：系统上电时序 (所有波形均以 V_{EE} 为基准)

时间必须少于一个电路断路器延迟，以避免在 GATE 斜坡上升过程中出现故障超时。当 GATE 在时点 10 上升至 V_{GATEH} 门限以上时，PWRGD 被拉至低电平。在时点 11，GATE 达到其由 V_{IN} 决定的最大电压。

采用 UV/OV 短插脚控制的带电插入

在图 10 所示的实例中，电源是通过长连接器插脚传送的，而 UV/OV 分压器则通过短插脚接通电路。这确保了电源在 LTC4252 启动之前连接完好。在时点 1，电源引脚接通电路， V_{IN} 上升，途经 V_{LKO} 。在时点 2，UV/OV 分压器接通电路且其电压超过 V_{UVHI} 。此外，内部逻辑电路对 $OV < V_{OVHI}$ 、

$GATE < V_{GATEL}$ 、 $SENSE < V_{CB}$ 、 $SS < 20 \cdot V_{OS}$ 和 $TIMER < V_{TMRL}$ 进行检查。如果所有的条件均得到满足，则开始一个初始定时周期，并由一个 $5.8\mu A$ 上拉电流源对 TIMER 电容器进行充电。在时点 3，TIMER 达到 V_{TMRH} 门限且初始定时周期终止。TIMER 电容器被迅速放电。在时点 4，达到 V_{TMRL} 门限，而且， $GATE < V_{GATEL}$ 、 $SENSE < V_{CB}$ 、 $SS < 20 \cdot V_{OS}$ 等条件必须在 GATE 起动周期开始之前得到满足。SS 的上升由 $R_{SS} \cdot C_{SS}$ 确定；模拟电流限值放大器将 GATE 保持为低电平，直到 SS 达到 $20 \cdot V_{OS}$ 。一旦释放 GATE， $58\mu A$ 电流被输入外部 MOSFET 的栅极和补偿网络。当 GATE 引脚电压达到 MOSFET 的门限

应用信息

V_{IN} 欠压关断时序

V_{IN} 欠压关断比较器 UVLO 具有类似 UV 引脚时序的时序特性，其搜寻 $V_{IN} < (V_{LKO} - V_{LKH})$ 以关断或搜寻 $V_{IN} > V_{LKO}$ 以启动时除外。在欠压闭锁条件下，UV 和 OV 比较器均保持关闭状态。当 V_{IN} 退出欠压关断状态时，使能 UV 和 OV 比较器。

具有过压干扰的欠压时序

在图 12 中，UV 和 OV 引脚都是连接在一起的。当 UV 消除 V_{UVHI} 时（时点 1），启动一个初始定时周期。如果系统总线电压如该图所示在时点 2 超过 V_{OVHI} ，则 TIMER 放电。在时点 3，电源电压恢复并降至 V_{OVLO} 门限以下。初始定时周期重新开始，其后是一个 GATE 启动周期。

过压时序

在正常操作期间，如果 OV 引脚电平超过 V_{OVHI} （见图 13 中的时点 1），则 TIMER 和 PWRGD 状态不

受影响。然而，SS 和 GATE 被拉至低电平，而且负载被断开。在时点 2，OV 恢复并降至 V_{OVLO} 门限以下。开始一个 GATE 启动周期。如果过压干扰时间足够长而将负载电容器电荷耗尽，则如图所示，在时点 4 和时点 7 之间可能出现一个完整的启动周期。

电路断路器时序

在图 14a 中，如果 SENSE 引脚电平超过 V_{CB} 但 V_{DRN} 低于 5V，则以 $230\mu A$ 的电流对 TIMER 电容器进行充电。如果 SENSE 引脚在 TIMER 达到 V_{TMRH} 门限之前降至 V_{CB} 以下，则 TIMER 以 $5.8\mu A$ 电流放电。在图 14b 中，当 TIMER 超过 V_{TMRH} 时，GATE 被立即拉低，LTC4252 关断。在图 14c 中，多个短暂故障导致 TIMER 电容器电荷累积并达到 V_{TMRH} 。随后拉低 GATE，并关断 LTC4252。在停机期间，LTC4252-1 利用一个 $5.8\mu A$ 上拉电流源将 TIMER 锁定为高电平；LTC4252-2 启动一个停机冷却周期。




图 11：欠压时序（所有波形均以 V_{EE} 为基准）

应用信息




图 12：具有过压干扰的欠压时序 (所有波形均以 V_{EE} 为基准)





图 13：过压时序 (所有波形均以 V_{EE} 为基准)

应用信息



(14a)：短暂电路断路器故障

(14b)：电路断路器限时

(14c)：多个电路断路器故障

图 14：电路断路器时序特性 (所有波形均以 V_{EE} 为基准)

故障闭锁复位 (LTC4252-1)

LTC4252-1 的电路断路器故障闭锁得益于长冷却时间。它是通过采用一个开关将 UV 引脚电平拉至 V_{UVLO} 以下来复位的。复位还可以通过将 V_{IN} 引脚电平短暂拉至 ($V_{LKO} - V_{LKH}$) 以下来完成。第三种复位方法需要把 TIMER 引脚拉至 V_{TMRL} 以下，如图 15 所示。如果 TIMER 被用于复位，则跳过一个初始定时周期。如果采用 UV 引脚或 V_{IN} 引脚来复位，则生成一个初始定时周期。

TIMER 复位脉冲的持续时间应少于 SS 引脚电平达到 0.2V 所需的时间。如果采用单极机械按钮开关，可能做不到这一点。双极单掷按钮开关通过把第二个开关连接到 SS 引脚消除了这一限制。利用这种方法，SS 和 TIMER 引脚可同时断开 (见图 24)。

停机冷却周期 (LTC4252-2)

图 16 示出了 LTC4252-2 的定时器特性。在时点 2，TIMER 超过 V_{TMRH} ，GATE 被立即拉至低电平且 LTC4252 关断。TIMER 以 $5.8\mu A$ 电流将 TIMER 放电至 V_{TMRL} 门限来起动一个停机冷却周期。然后，以 $5.8\mu A$ 电流将 TIMER 充电至 V_{TMRH} 门限。在此停机冷却周期当中 (从时点 2 到时点 3) 有四个 $5.8\mu A$ 放电期和三个 $5.8\mu A$ 充电期。在时点 3，LTC4252 随一个起动周期而自动重试。强烈建议采用良好的热管理技术；在执行自动重试方案时必须仔细评估功率和热量耗散。

模拟电流限值和快速电流限值

在图 17a 中，当 SENSE 超过 V_{ACL} 时，由模拟电流限值放大器环路对 GATE 电平进行调节。当 SENSE

应用信息




图 15 : LTC4252-1 闭锁故障的按钮复位 (所有波形均以 V_{EE} 为基准)




图 16 : LTC4252-2 的停机冷却时序特性 (所有波形均以 V_{EE} 为基准)


应用信息

降至 V_{ACL} 以下时，允许将 GATE 上拉至高电平。在图 17b 中，当发生严重故障时，SENSE 超过 V_{FCL} 且迅速将 GATE 拉至低电平，直到模拟电流放大器能够实现控制。如果该严重故障导致 V_{OUT} 超过 V_{DRNCL} ，则把 DRAIN 引脚电平箝位至 V_{DRNCL} 。 I_{DRN} 流入 DRAIN 引脚并被放大 8 倍。该额外电流被加至 $230\mu A$ 的 TIMER 上拉电流。这一用于加速充电的 $[230\mu A + 8 \cdot I_{DRN}]$ TIMER 电流缩短电路断路器故障延迟。精心选择 C_T 、 R_D 和 MOSFET 有助于防止在低阻抗故障状态下导致 SOA 破坏。

软起动

如果 SS 引脚未被连接，则该引脚默认为在 GATE 启动时在约 $180\mu s$ 的时间里出现从 0V 至 2.2V 的线性电压上升(或对于 LTC4252A，则在 $230\mu s$ 的时间里从 0V 至 2.2V)，如图 18a 所示。如果一个软起机电

容器 C_{SS} 连接至该 SS 引脚，则软起动响应会从一个线性上升修正为一个 RC 响应(式 6)，如图 18b 所示。该功能使得负载电流在 GATE 启动时缓慢地斜坡上升。软起动在时点 3 由一个从 V_{TMRH} 至 V_{TMRL} (时点 1 和 2)的 TIMER 引脚电压瞬变或通过 OV 引脚从 OV 状态降至 V_{OVLO} 门限以下来启动。当 SS 引脚电平低于 0.2V 时，模拟电流限值放大器将 GATE 保持为低电平。在 0.2V 以上，GATE 引脚释放，并用 $58\mu A$ 电流在时点 4 对补偿网络和 GATE 电容进行提升。同时，SS 引脚电压继续斜坡上升。当 GATE 达到 MOSFET 的门限时，MOSFET 开始导通。由于 MOSFET 具有高 g_m ，因此，MOSFET 电流迅速达到 $V_{ACL}(t)$ 的软起动控制值(式 7)。在时点 6，由电流限值放大器对 GATE 电压进行控制。软起动控制电压在时点 7 达到电路断路器电压 V_{CB} ，电路断路器 TIMER 启动。随著负载电容器接近充满，负载电流



(17a) 模拟电流限值故障

(17b) 快速电流限值故障

图 17：电流限值特性(所有波形均以 V_{EE} 为基准)

典型应用




图 18：软起动时序 (所有波形均以 V_{EE} 为基准)

电平开始下降至 $V_{ACL}(t)$ 以下。电流限值环路关闭且 GATE 引脚在时点 8 断开。在时点 9，SENSE 电压降至 V_{CB} 以下，TIMER 失效。

由于 $V_{ACL}(t)$ 在电路断路器延迟期间有可能超过 V_{CB} 电位，因此，大数值的 C_{SS} 可能导致电路断路器过早超时而停止动作。负载电容器无法在一个 GATE 起动周期内充满。大数值 C_{SS} 更为严重的副作用是 SOA 持续时间在低阻抗负载软起动期间有可能被超过。低于 V_{CB} 的软起动电压将不能够启动电路断路器 TIMER。

功率限制电路断路器

图 19 示出了 LTC4252A-1 在功率限制电路断路器中的应用。由电路板电源电压 V_{SUPPLY} 对 SENSE 引脚进行调制。齐纳二极管电压 V_Z 被设定为与低工作电源电压 $V_{SUPPLY(MIN)} = 43V$ 相等。如果需要获得高工作电源电压，即要求在 $V_{SUPPLY(MAX)} = 71V$ 时提供与 $V_{SUPPLY(MIN)}$ 时相同的功率，则可采用下列比值来选择 R4 和 R6：

$$\frac{R6}{R4} = \frac{V_{CB}}{V_{SUPPLY(MAX)}} \quad (16)$$

如果 R6 为 27Ω ，R4 为 $38.3k\Omega$ ，则电路断路器峰值功率限值为：

$$\begin{aligned} POWER_{MAX} &= \frac{(V_{SUPPLY(MIN)} + V_{SUPPLY(MAX)})^2}{4 \cdot V_{SUPPLY(MIN)} \cdot V_{SUPPLY(MAX)}} \\ &\quad \cdot POWER_{SUPPLY(MIN)} \\ &= 1.064 \cdot POWER_{SUPPLY(MIN)} \end{aligned} \quad (17)$$

式中

$$\begin{aligned} V_{SUPPLY} &= 0.5 \cdot (V_{SUPPLY(MIN)} + V_{SUPPLY(MAX)}) \\ &= 57V \end{aligned}$$

故障电流限值时的峰值功率出现于电源电压门限处。故障电流限值功率为：

$$POWER_{FAULT} = \frac{V_{SUPPLY}}{R_S} \cdot \left(V_{ACL} - (V_{SUPPLY} - V_Z) \cdot \frac{R6}{R4} \right) \quad (18)$$

应用信息




图 19：功率限制电路断路应用

具折返电流限值的电路断路器

图 20 示出了折返电流限制应用中的 LTC4252A。当 V_{OUT} 被短接至 $-48V$ RTN 电源时，电流将流过电阻器 R4 和 R5。这会在 R5 的两端产生一个电压降，并相应地减小检测电阻器 R_S 两端的电压降，因为 ACL 放大器把 SENSE 和 V_{EE} 引脚之间的检测电压维持在 60mV 左右。当 V_{OUT} 电压在输出短路条件下增加时，流经 R_S 的短路电流将减小。如果未采用折返限流电阻器 R5，则在模拟限流期间电流将被限制为 3A。而采用 R5 后，短路电流将在 V_{OUT} 短路至 71V 时被限制为 0.5A。

上电期间的涌入电流控制 (未采用检测电阻器)

图 21 示出了一种 LTC4252A 的应用，其在上电期间的涌入电流控制中未采用检测电阻器。该设置仅适合于那些不需要 LTC4252A 提供短路保护的应用。电阻器 R4 和电容器 C2 充当一个反馈网络，用于准确地控制涌入电流。C2 电容器的数值可利用下式来计算：

$$C2 = \frac{I_{GATE} \cdot C_L}{I_{INRUSH}} \quad (19)$$

式中的 $I_{GATE} = 58\mu A$ ，而 C_L 为总负载电容。电容器

C3 和电阻器 R4 负责防止 Q1 在电源引脚首度接触时短暂地接通。在未采用 C3 和 R4 的情况下，电容器 C2 将在 LTC4252A 上电之前把 Q1 的栅极上拉至一个大致等于 $V_{EE} \cdot C2/C_{GS}(Q1)$ 的电压。通过把电容器 C3 与 Q1 的栅极电容并联布设，并采用电阻器 R4 将其与 C2 隔离，问题便得以解决。C3 的数值由下式求出：

$$C3 = \frac{V_{SUPPLY(MAX)}}{V_{GS(TH),Q1}} \cdot (C2 + C_{GD}(Q1)) \quad (20)$$

$$C3 \approx 35 \cdot C2 \text{ 对于 } V_{SUPPLY(MAX)} = 71V$$

式中的 $V_{GS(TH),Q1}$ 是 MOSFET 的最小栅极门限，而 $V_{SUPPLY(MAX)}$ 为最大工作输入电压。

二极管“或”

图 22 示出了在双通道 $-48V$ 电源应用中将 LTC4252 用作具有热插拔能力的二极管“或”处理器件的情形。传统的二极管“或”方法采用两个高功率二极管和散热器 (用于遏制二极管所耗散的大量热量)。当 LTC4252 采用一种二极管“或”方式来控制外部 FET Q2 和 Q3 时，得到全面强化的 Q2 和 Q3 两端的小接通电压将显著地降低功耗。

应用信息




图 20：具折返电流限值的电路断路器应用




图 21：未采用检测电阻器的涌入电流控制应用

在上电时，由 LTC4252 的 SS 引脚将 Q5 和 Q8 闭锁于低电平；电阻器 R5 和 R8 把 SENSE 引脚电压拉至 V_{EE} 附近。 V_{EE} 通过体二极管 Q2 或 Q3 连接至具有较低电压的电源，直到 Q2 或 Q3 接通为止。这允许 LTC4252 执行一个启动周期，并使 SS 和 GATE 电压斜坡上升。

当 SS 电压上升至 2.2V 时，它将接通 Q5 和 Q8，并通过 Q6 和 Q9 将 TIMER 引脚拉至低电平。当电流

通过电阻器 R3 和 R6 流入 R5 和 R8 时，检测电压将上升。当 GATE 电压调节 Q2 和 Q3 时，LTC4252 的 ACL 放大器将把检测电压维持在 100mV 左右。当 Q2 和 Q3 接通时，电流将流入 R4、Q4 和 R7、Q7。始终利用 Q4 和 Q2 V_{DS} 压降以及 Q7 和 Q3 V_{DS} 压降将 R3 和 R4 接线以及 R6 和 R7 接线上的节点电压保持得与其各自的检测电压相等(假设 Q5 和 Q8 V_{DS} 压降可忽略不计)。

应用信息




图 22 : -48V/2.5A 二极管“或”应用

应用信息

由于在 Q2 和 Q3 处于模拟电流限制状态时始终由 SS 电压将 TIMER 引脚保持于低电平，因此 LTC4252 的内部故障锁存器被停用。

如果来自通道 A 和 B 的两个电源完全相同，则相等的负载电流将通过热插拔电路部分并经由 Q2 和 Q3 流至负载模块。

如果通道 A 电源的电压高出通道 B 电源的幅度超过 100mV，则检测电压将上升至 200mV 的快速比较器跳变门限以上，GATE 引脚将被拉至低电平，且 Q2 被关断。当通道 A 电源的电压与通道 B 电源的电压相等时，GATE 引脚电压将斜坡上升，并调节 Q2。同样，如果通道 B 电源的电压高出通道 A 电源的幅度超过 100mV，它将快速比较器发生跳变，GATE 引脚被拉至低电平，且 Q3 被关断。当通道 B 电源的电压与通道 A 电源的电压相等时，GATE 引脚电压将斜坡上升，并调节 Q3。

电阻器 R4、R7 和外部 FET Q4 和 Q7 将在其各自的电源短路期间对流入 Q5 和 Q8 的电流加以限制。当通道 A 电源短路至 -48V RTN (或 GND) 时，将会有很大的电流短暂地流入 Q4，并在 R4 的两端

产生一个电压降，这反过来将降低 Q4 的栅至源极电压，从而限制了电流。检测电压被提升，导致 LTC4252 的快速比较器发生跳变，并立即把 GATE 引脚拉至低电平。通道 A 电源短路将不会造成通道 B 二极管“或”电路的 Q3 被关断。

同样，当通道 B 电源短路至 -48V RTN (或 GND) 时，将会有很大的电流短暂地流入 Q7，并在 R7 的两端产生一个电压降，这反过来将降低 Q7 的栅至源极电压，因而限制了电流。检测电压的增加将使 LTC4252 的快速比较器发生跳变，并立即把 GATE 引脚拉至低电平。通道 B 电源短路将不会造成通道 A 二极管“或”电路的 Q2 被关断。Q1 输出端上的负载短路由热插拔电路部分提供保护。

采用一个 EMI 滤波器模块

许多应用都在电源通路上布设一个 EMI 滤波器模块，以防止模块的开关噪声被回注到电源上。图 23 示出了一种采用 Lucent FLTR100V10 滤波器模块的典型应用。当采用滤波器时，需要一个光隔离器来阻止共模瞬变损坏 PWRGD 和 ON/OFF 引脚。





图 23：采用一个滤波器模块的典型应用

封装描述


MS8 封装
8 引脚塑料 MSOP
(参考 LTC DWG # 05-08-1660)



- NOTE:
1. DIMENSIONS IN MILLIMETER/(INCH)
 2. DRAWING NOT TO SCALE
 3. DIMENSION DOES NOT INCLUDE MOLD FLASH, PROTRUSIONS OR GATE BURRS.
MOLD FLASH, PROTRUSIONS OR GATE BURRS SHALL NOT EXCEED 0.152mm (.006") PER SIDE
 4. DIMENSION DOES NOT INCLUDE INTERLEAD FLASH OR PROTRUSIONS.
INTERLEAD FLASH OR PROTRUSIONS SHALL NOT EXCEED 0.152mm (.006") PER SIDE
 5. LEAD COPLANARITY (BOTTOM OF LEADS AFTER FORMING) SHALL BE 0.102mm (.004") MAX

封装描述

MS 封装
10 引脚塑料 MSOP
(参考 LTC DWG # 05-08-1661)



- NOTE:
1. DIMENSIONS IN MILLIMETER/(INCH)
 2. DRAWING NOT TO SCALE
 3. DIMENSION DOES NOT INCLUDE MOLD FLASH, PROTRUSIONS OR GATE BURRS.
MOLD FLASH, PROTRUSIONS OR GATE BURRS SHALL NOT EXCEED 0.152mm (.006") PER SIDE
 4. DIMENSION DOES NOT INCLUDE INTERLEAD FLASH OR PROTRUSIONS.
INTERLEAD FLASH OR PROTRUSIONS SHALL NOT EXCEED 0.152mm (.006") PER SIDE
 5. LEAD COPLANARITY (BOTTOM OF LEADS AFTER FORMING) SHALL BE 0.102mm (.004") MAX

LTC4252-1/LTC4252-2 LTC4252A-1/LTC4252A-2

典型应用




图 24 : -48V/5A 应用

相关器件

器件型号	描述	备注
LT1640AH/LT1640AL	采用 SO-8 封装的负高压热插拔控制器	-10V 至 -80V 的负高压电源
LT1641-1/LT1641-2	采用 SO-8 封装的正高压热插拔控制器	9V 至 80V 电源, 闭锁/自动重试
LTC1642	故障保护热插拔控制器	3V 至 16.5V, 过压保护至 33V
LTC4214	负电压热插拔控制器	工作在 -6V 至 -16V
LTC4220	双电源热插拔控制器	±2.2V 至 ±16.5V 运作
LT4250	采用 SO-8 封装的 -48V 热插拔控制器	有源电流限值, -20V 至 -80V 电源
LTC4251/LTC4251-1	采用 SOT-23 封装的 -48V 热插拔控制器	快速有源电流限值, -15V 电源
LTC4253	具有定序器的 -48V 热插拔控制器	具有三种定序状态电源良好输出的快速电流限值, -15V 电源