

使用ADuC702x系列实现计数器

作者: Aude Richard

简介

ADuC702x系列的输出端有一个片内可编程逻辑阵列，它由16个带触发器的门电路组成。该胶连逻辑可以用于实现不同的功能。本应用笔记说明如何实现一个3位计数器，但同样的原理也适用于简单序列产生。

PLA

可编程逻辑阵列(PLA)可以看作是胶连逻辑，其作用是消除对简单外部逻辑的需求。它由两个独立的模块组成，每个模块包含8个单元。各模块可以具有不同的时钟，但同一模块内的各单元使用相同的模块时钟。

每个单元都包含一个双输入的查找表和一个触发器。查找表通过配置可以实现任何基于单输入或双输入的逻辑功能。触发器可以使用模块时钟，也可以旁路模块时钟。




图 1. PLA单元

同步计数器

同步计数器中的触发器全都接收同一时钟信号。为实现一个3位计数器，需要三个触发器和三个输出端，以及用于确定下一状态的某种逻辑（见表1和表2）。

表1. 转换表

状态	实际输出			下一输出		
	Q ₂	Q ₁	Q ₀	D ₂	D ₁	D ₀
0	0	0	0	0	0	1
1	0	0	1	0	1	0
2	0	1	0	0	1	1
3	0	1	1	1	0	0
4	1	0	0	1	0	1
5	1	0	1	1	1	0
6	1	1	0	1	1	1
7	1	1	1	0	0	0

表2. 函数

D ₂	Q ₁ , Q ₀			
	00	01	11	10
Q ₂	0	0	0	1
	1	1	1	0

$$D_2 = \overline{Q_2}Q_1Q_0 + Q_2\overline{Q_1} + Q_2\overline{Q_0}$$

D ₁	Q ₁ , Q ₀			
	00	01	11	10
Q ₂	0	0	1	0
	1	0	1	1

$$D_1 = Q_1\overline{Q_0} + \overline{Q_1}Q_0 = Q_1 \oplus Q_0$$

$$D_0 = \overline{Q_0}$$




图 2. 原理图

ADUC702x上的实现

要实现一个3位计数器，需要三个触发器和三个通用输出端。

由于每个PLA单元仅包含一个双输入门，因此需要将三输入门替换为双输入门。

D2可以改写为：

$$D_2 = \overline{Q_2}Q_1Q_0 + Q_2\overline{Q_1} + Q_2\overline{Q_0} = \overline{Q_2}Q_1Q_0 + Q_2\overline{Q_1}Q_0$$

利用双输入门很容易实现这一函数。

注意，用于触发器的时钟是完全可编程的。它可以是三个GPIO中的一个：HCLK、内部振荡器或定时器1溢出。定时器1溢出包含四个时钟源、一个预分频器和一个32位计数器，可提供极大的灵活性。




图 3.使用PLA工具的实施方案

结论

使用PLA实现3位计数器有三大优点：

- 无需外部元件。
- 作为一种集成解决方案，它不需要处理能力。
- 时钟是完全可编程的，无需外部时钟信号。

本应用笔记仅讨论了3位计数器的实现，但采用同样的技术，很容易实现任何简单的序列产生。

该技术的主要缺点在于器件提供的门和输出数量有限。

图形化PLA配置工具可从ADI公司网站下载：

www.analog.com。

表3. 摘自随附代码PLAinit.c的相关代码段

```
//Code Generated By the ADuC 702X PLA Tool
//FileType:          C PLA Configuration File
//Source:           C Source Code
//Date:             24/10/2005 22:20:13
//=====
#include "ADuC7026.h"
void plaInitialize( )
{
    // Configure Port Pins for PLA mode

    //          In order for the PLA Tool to configure the required GPIO pins
    //          you must make the necessary selections on the outputs tab!!!
    GP1CON = 0x30000000;
    GP2CON = 0x00000330;

    // Configure individual elements

    PLAELM0 = 0x02DC;
    PLAELM1 = 0x07CF;
    PLAELM2 = 0x0051;
    PLAELM3 = 0x0145;
    PLAELM5 = 0x07D1;
    PLAELM6 = 0x07CC;
    PLAELM7 = 0x018A;

    // Clk Source configuration

    PLACLK = 0x0004;
}
```

AN-831

注释