

利用2个ADM1073热插拔控制器进行热插拔和阻断FET控制

作者: Alan Moloney

简介

许多-48 V热插拔系统中都有一个与热插拔FET串联的阻断二极管。此元件可确保电流只沿着一个方向流入负载中，从而防止因为反向电流而损坏电路板。图1显示了在ADM1073控制系统中的这种实施方案。

由于阻断二极管两端的压降，该解决方案会在正常工作期间产生严重的功耗影响

$$P_{LOSS} = P_{FET} + P_{DIODE} + P_{QUIESCENT}$$

其中:

$$P_{DIODE} = (\text{Load Current}) \times (\text{Diode Voltage Drop})$$

注意, P_{DIODE} 将占据总功率损失中相当大一部分(见图1)。

在平均负载电流水平较高的应用中, 这种情况尤为明显, 总功率损失是在整个系统范围计算, 可能包含多个机架的电路板。

替代方案

本应用笔记主要讨论另一种解决方案, 针对无法接受这种功率损失的系统。替代方案就是用导通电阻较低的阻断FET替换阻断二极管。采用第二个ADM1073可以控制这种阻断FET。图2显示了在插入式电路板上实施的该解决方案。

该解决方案会降低工作期间的功耗, 结果如下

$$P_{LOSS} = P_{HSWAP-FET} + P_{BLK-FET} + P_{QUIESCENT}$$

其中:

$$P_{BLK-FET} = (\text{负载电流})^2 \times (\text{FET导通电阻})$$

注意, $P_{BLK-FET}$ 会比 P_{DIODE} 小得多, 因此会显著降低总功率损失。

ADM1073数据手册应与本应用笔记配合使用。




图1. 与热插拔FET串联的阻断二极管




图2. 替代解决方案 - 用阻断FET替换阻断二极管

目录

简介.....	1	修订历史.....	2
替代方案.....	1	详细说明.....	3

修订历史

2013年5月—修订版0至修订版A

更改图3和“ADM1073 (A)示例配置”部分3

2003年11月—修订版0：初始版




图3. 用于阻断FET和热插拔FET控制的双ADM1073完整实施方案

04576-003

详细说明

图3显示了用于阻断FET和热插拔FET控制的双ADM1073完整实施方案。

FET1是热插拔FET。此器件也必须拥有较低的导通电阻和较高的反向电压能力。需要利用此器件在启动期间耗散较高的功率，因此可能要用到D2PAK器件。ADM1073 (A)是用于控制FET1的热插拔FET控制器。

FET2是阻断FET。此器件也必须拥有较低的导通电阻(用于尽可能使功耗最小)和较高的反向电压能力。此器件无需耗散过多的功率，因此较小的封装可能比较合适(例如SOIC)。ADM1073 (B)是用于控制FET2的阻断FET控制器。

两个ADM1073器件均可采用单个检测元件，即R_{SENSE}。通过这种方法，ADM1073 (A)将正向负载电流限制为100 mV/R_{SENSE}；ADM1073 (B)将反向负载电流限制为18 mV/100 mV。

ADM1073 (A)示例配置

欠压电平由R5和R6设定。R5 = 500 kΩ、R6 = 15 kΩ。R6通常会产生32.3 V的UV上升阈值和29.8 V的UV下降阈值。在本例中，UV上升电平实际上是32.9 V + FET1体二极管压降(~1 V)，UV下降电平则是29.8 V + FET2的I²R。

过压电平由R3和R4设定。R3 = 400 kΩ、R4 = 10.7 kΩ。R4通常会产生74.08 V的OV上升阈值和72.08 V的OV下降阈值。在本例中，OV下降电平实际上是72.08 V + FET2体二极管压降(~1 V)，OV上升电平则是74.08 V + FET1的I²R。

软启动时间由C_{SS}设定。C_{SS} = 2.2 nF ≥ t_{SS} = 0.9 ms。

TIMER由C_{TIMER}电容选择，例如，在-48 V条件下，C_{TIMER} = 82 nF时，TIMER最大值为5.8 ms。

漏极折回(用于FET SOA保护)通过R_{DRAIN}设定。5 MΩ电阻对于470 μF负载而言足矣。

对于正常工作，降压电阻R2设置为30 kΩ。

LATCHED输出往回连接至RESTART输入，从而在短路情况下经过5秒冷却期后持续重试。

SHDN输入在需要的情况下用作启动控制。

PWRGD输出用作必需的热插拔完成标志。

SPLYGD输出连接至ADM1073 (B)的OV引脚，以便根据ADM1073 (A)中的电压检测情况向ADM1073 (B)提供启动信号。

ADM1073 (B)示例配置

SENSE和V_{EE}引脚通过反向连接方式接在ADM1073 (A)检测电阻的两端，即，ADM1073 (B) SENSE引脚连接至ADM1073 (A) V_{EE}引脚，ADM1073 (B) V_{EE}引脚连接至ADM1073 (A) SENSE引脚。这种配置会让ADM1073 (B)只在检测电阻中检测到反向电流的情况下才调节FET2中的电流。

欠压(UV)引脚通过V_{IN}引脚连接至电阻分压器。应合理选择电阻值，使得UV引脚上的电压始终高于UV阈值，例如，R9 = 500 kΩ；R10 = 250 kΩ ≥ V_{UV} = 4 V。

过压(OV)引脚连接至ADM1073 (A)的SPLYGD输出，从而使ADM1073 (B)的启动由ADM1073 (A)控制。在此引脚上向V_{EE}连接一个电阻可确保在ADM1073 (A)上的芯片电压较高时，OV引脚上的电压不超过5 V(例如，R8 = 800 kΩ ≥ OV = 4 V，此时为高电平以及OV迟滞的上拉电阻会导致升高到ADM1073 (B)的V_{CC}，但不会超过此值)。

软启动(SS)引脚与 V_{EE} 相连。这样会将反向电流控制电平固定在18 mV，而不是升高到默认值97.5 mV。如此一来，最大反向电流会限定在正向浪涌电流限值的1/6左右。

TIMER引脚保持断开。如果检测到反向电流，它会将电流限制在18 mV/ R_{SENSE} ，但持续的时间只有几微秒加上将栅极充电至高达FET的VGSTH电平所需的时间(重试占空比应该小于10%)。然后会重试七次，接着关断，所花时间应该不超过~0.5毫秒。

未使用DRAIN引脚，所以应该将其连接至 V_{EE} 。

对于正常工作，降压电阻R1设置为30 k Ω 。

LATCHED输出往回连接至RESTART输入。如果反向电流饱和状态持续0.5毫秒以上，阻断FET将完全关断，并在5秒之后重试(例如，若输入电压不足持续了100毫秒，将有较小的平均反向电流持续0.5毫秒。FET会在电源恢复良好之后关断5秒，然后FET会重新开启并对二极管电流进行分流)。

未使用SHDN功能，因此将SHDN引脚保持断开状态。

未使用PWRGD功能，因此将PWRGD引脚保持断开状态。

未使用SPLYGD功能，因此将SPLYGD引脚保持断开状态。

采用两种方法的功耗示例对比

假设条件：

$$I_{LOAD} = 5 \text{ A}$$

$$R_{ONFET} = 10 \text{ m}\Omega$$

$$V_{DIODE} = 1 \text{ V}$$

标准二极管解决方案

使用热插拔FET和阻断二极管的标准配置：

输入降低 = 96 W

$$\text{热插拔功率损失} = P_{FET} + P_{DIODE} + P_{QUIESCENT}$$

$$= (5 \times 5 \times 0.01) + (5 \times 1) + (48 \times 0.0026)$$

$$= 5.37 \text{ W}$$

(= 5.6%功率损失)

双ADM1073解决方案

使用热插拔FET和阻断FET的新配置：

输入功率 = 96 W

$$\text{热插拔功率损失} = P_{HSWAP-FET} + P_{BLK-FET} + P_{QUIESCENT}$$

$$= (5 \times 5 \times 0.01) + (5 \times 5 \times 0.01) + (48 \times 0.0026)$$

$$= 0.62 \text{ W}$$

(= 0.65%总功率损失)

表1. 根据示例配置得出的结果

解决方案	功率损失	损失百分比
标准二极管解决方案	5.37 W	5.6%
双ADM1073解决方案	0.62 W	0.65%