

AN-582采用多个器件增强数字电位计分辨率

作者: Alan Li

简介

数字电位计通常在特定数目的可调阶跃下使用10 k、100 k和1 MΩ标准电阻值。如果具体应用所需的电阻范围处于这些值之间，用户很可能会使用电阻大于所需值的器件，从而牺牲分辨率。幸运的是，用户可以并联、堆叠或级联多个数字电位计，以优化特定应用的分辨率。本文将分享一些构想以有效应对这一挑战。

并联数字电位计

如果具体应用需要将电阻值从1 kΩ调整为5 kΩ，用户可以并联两个10 kΩ数字电位计。图1显示的是以可变电阻器模式并联两个数字电位计的简单方案。为了在每个阶跃中调整电阻值的一半，用户需要采用相同设置对器件进行相干编程。




图1: 以可变电阻器模式并联数字电位计

当以分压器模式使用数字电位计时，用户可缩放调整窗口，并并联多个器件以提高分辨率，如图2所示。在使用这些方法时，用户应意识到容差不匹配问题，以便针对最差情况做好充分准备。




图2: 以分压器模式并联数字电位计

堆叠数字电位计

如果具体应用需要在最大数目的可调阶跃下使用20 kΩ电阻，用户可连同SPDT开关一起堆叠两个10 kΩ器件。诸如AD5242、AD5231和AD5233等采用额外逻辑输出控制的数字电位计特别适合此类应用。参考图3，来自AD5242的输出控制 O_1 可用于切换ADG752的开关，使 S_1 和 S_2 交替开启。因此，用户可在 S_2 开启时将 V_o 从0编程为 $V_i/2$ 。同样，用户可在 S_1 开启时将 V_o 从 $V_i/2$ 编程为 V_i 。本例中，可调阶跃数从256增加至512。类似地，堆叠四个AD5231并使用4x1 MUX ADG704可将可调阶跃数从1024增加至4096，参见图4。




图3: 堆叠两个数字电位计可将阶跃数加倍。




图4：堆叠四个数字电位计可将阶跃数升为四倍。

级联数字电位计

用户还可通过级联两个数字电位计来优化调整范围，如图5所示。此处用户控制第一个数字电位计以实现所需的调整窗口，接着控制第二个器件以在该窗口内获得 2^N 个可调阶跃。此方法仅适合低压调整范围。例如，当 R_1 设置为极低值时，可通过 R_2 调整更精密的阶跃。然后，尝试使用 R_1 满量程的用户会发现，该方法中存在许多冗余阶跃。




图5：级联数字电位计

图6显示了一种替代方法。通过级联数字电位计AD5233的三个通道，可以将分辨率加倍，例如可调阶跃从64个增加至4096个（从6位升至12位）。在该架构下，可看出 V_o 等于

$$V_o = \underbrace{\left[\frac{D}{2^N} V_A \right] \frac{2^N + 1}{2^N + 2}}_{\text{coarse } 2^N \text{ adjustment}} + \underbrace{\left[\frac{D_3}{2^N} V_A \right] \frac{1}{2^N + 2}}_{\text{fine } 2^{2N} \text{ adjustment}} \quad (1)$$

其中 D 是进行相干调整的 U_1 和 U_2 的数据位十进制等效值。 D_3 是 U_3 的数据位十进制等效值。仔细分析公式1，可以确定 V_o 是两项之和。第一项表示标准 2^N 调整，因为比例因子 $(2^N+1)/(2^N+2)$ 近似于一。如果将比例因子 $1/(2^N+2)$ 约计为 $1/2^N$ ，则第二项表示 2^{2N} 精调。事实上，该构想源自ADI的RDAC专利分段设计，该设计旨在优化芯片尺寸和分辨率。上述方法有几点需要注意。首先，必须对 D_1 和 D_2 进行相干调整，即在相同设置下对 U_1 和 U_2 进行连续或同时编程。其次，还必须选择数字电位计阶跃电阻的 R_p ，以实现 2^{2N} 精调。最后，用户必须考虑 R_p 与数字电位计间的容差不匹配和温度系数不匹配问题。另外请注意，该方法只是12位DAC的低成本替代方案。它提供相同的可调阶跃数，但由于游标电阻影响会偏斜线性度，其精度不如传统DAC。




图6：具有12位分辨率的数字电位计。

结束语

虽然使用多个数字电位计可增强分辨率，但用户应当在提高精度和增加编程复杂度之间权衡利弊。