

## 使用双通道乘法DAC和单I/V转换器控制交流信号失调和幅度

作者: Estibaliz Sanz


### 引言

本应用笔记介绍如何运用本文所述电路来避免添加额外的求和放大器，以及IOUT架构如何支持交流和直流两种输入，从而使该电路非常适合数据采集和仪器仪表应用。

图1所示电路包括一个大信号乘法DAC [AD5449](#)，其采用在通道1中调理的一个交流基准信号工作，通道2中 [ADR01](#) 提供的+10 V输入会偏移此信号的失调。

ADR01是一款高精度、高稳定性、低漂移基准电压源。只需一个AD8065来调节交流信号的增益。

该器件交流性能出色、噪声低，非常适合此应用，成为这种电路的理想之选。DAC输出电流相加后，通过AD8065实现电压转换。这样即可使用一个DAC和一个运算放大器控制这些交流信号、幅度和失调。



NOTES  
1. ADDITIONAL PINS OMITTED FOR CLARITY.

09563-001

图1

## 目录

简介.....	1	稳定性问题.....	4
功能框图.....	1	输出电压.....	5
乘法DAC.....	3	代码载入示例.....	5
提高增益.....	4	正确选择运算放大器.....	6

## 修订历史

2011年2月—修订版0：初始版

## 乘法DAC

乘法DAC和传统固定基准DAC的不同之处在于它能够采用任意或交流的基准信号工作。

有一种简单的调节交流信号增益方法是使用典型反相运算放大器级，选择带宽足够的放大器，并利用下式调节增益：

$$V_{OUT} = -[RDAC/RFB (V_{IN})]$$

乘法DAC提供一种将任意或交流电压信号相乘的理想模块。缓冲电流输出DAC架构基于同相增益放大器结构。乘法DAC使用一种R-2R架构来实现图2中所示可变RDAC电阻的相同功能。 $V_{REF}$ 引脚的DAC输入阻抗是固定的，而输出阻抗则根据代码提供同等可变RDAC值。

在图3所示乘法DAC中，电流流向接至 $I_{OUT1}$ 节点的虚拟地或者地节点(在某些元件中为 $I_{OUT2}$ 节点)，因而输出尖峰电压极低。

这种配置使用IOUT DAC主要优势之一是集成 $R_{FB}$ 电阻和

RDAC等效电阻完全匹配，因此增益温度系数误差非常小。

当输出放大器以单极性模式连接时，输出电压可由下式得出：

$$V_{OUT} = -\frac{D}{2^n} \times V_{REF}$$

其中：

$D$ 为载入DAC数字字的依位数表示。

$D = 0$ 至255(8位DAC)。

$= 0$ 至1023(10位DAC)。

$= 0$ 至4095(12位DAC)。

$= 0$ 至16,383(14位DAC)。

$= 0$ 至65,536(16位DAC)。

$n$ 为位数。

简言之，乘法DAC的输出信号和基准输入与数字输入数字的乘积成正比。




图2. 反相增益配置




图3. 乘法DAC,  $V_{OUT} = 0$ 至 $-V_{REF}$

## 提高增益

在要求输出电压大于 $V_{IN}$ 的应用中，可使用一个额外的外部放大器来提高增益，也可通过单级配置实现。

图4所示为提高电路增益的推荐配置。R1、R2和R3应具有相似的温度系数，但不必与DAC的温度系数相匹配。

## 稳定性问题

要实现所需调理信号的波形，补偿电容是不得不考虑的一种重要元件。DAC的内部输出电容在开环响应中引入了一极点，可能会在闭环斜坡分析(ramp profiling)电路中引起振荡或不稳定。为了补偿这一点，通常与DAC的内部RFB并联接入一个外部反馈电容C1，如图3所示。

如果C1值过小，它可能会在输出端产生波形失真，而过大则可能会对系统带宽有不利影响。

DAC的内部输出电容随码而变化，因此C1很难确定精确值。根据以下等式可计算出其最佳近似值：

$$C1 = 20 \sqrt{\frac{C_o}{2\pi \times R_{FB}} \times \frac{1}{GBW}}$$

其中：

GBW是所用运算放大器的小信号单位增益带宽。

$C_o$ 是DAC的输出电容。




图4.使用乘法DAC的信号增益

09563-004

## 输出电压

使用DAC A中的10V固定基准电压，并以DAC B中具有2 V失调的4V正弦基准信号作为输入，AD5449中获得的输出电压随代码和DAC载入值而变化

DAC A: 失调变化(0 V至 10 V)

DAC B: 幅度变化(0 V至 4 V)

由于输出电压在单极模式下连接，其值为

$$V_{OUT} = -V_{REF} \times D/2^n$$

其中:

$D$ 为载入DAC数字字的依位数表示，取值范围0至4095。

$n$ 为位数。

### 代码载入示例

图5、6和7显示DAC A和DAC B均载入数字代码时的输出电压。

由于输出信号被运算放大器所反转，预期输出失调为DAC A的电压与DAC B的失调电压之和。




图5.零电平




图6.半量程




图7.满量程

09563-005

09563-006

09563-007

## 正确选择运算放大器

乘法DAC解决方案的性能非常依赖于所选运算放大器实现电流电压转换的能力。为了保持信号的直流精度，一定要选择具有低偏置电流和低失调电压的运算放大器，以免覆盖DAC输出的最低分辨率。有关这方面的详细信息参见乘法DAC数据手册。

对于必须将相对高速交流或任意信号相乘的应用，需要一个高带宽/高压摆率运算放大器，以免运算放大器削弱输出信号。运算放大器的增益带宽积受限于通过反馈电阻产生

的反馈负载。同时也受到用来设置元件的增益配置所限制。要确定所需的增益带宽，通常做法是选择-3 dB带宽为欲调理信号频率10倍的运算放大器。

如果未仔细考虑，运算放大器压摆率也可能限制乘法DAC的性能。根据经验，对于AD54xx和AD55xx系列DAC，压摆率为100 V/ $\mu$ s的运算放大器一般就够了。

表1. 适用的ADI公司高速运算放大器

产品型号	电源电压(V)	$A_{cl}$ 时带宽(MHz)	压摆率(V/ $\mu$ s)	$V_{os}$ 最大值( $\mu$ V)	$I_b$ 最大值(nA)	封装
AD8065	5 至 24	145	180	1500	0.006	SOIC-8, SOT-23-5
AD8066	5 至 24	145	180	1500	0.006	SOIC-8, MSOP-8
AD8021	5 至 24	490	120	1000	10,500	SOIC-8, MSOP-8
AD8039	3 至 12	350	425	3000	750	SOIC-8, SC70-5, SOT-23-5
ADA4899	5 至 12	600	310	35	100	LFCSP-8, SOIC-8
AD8057	3 至 12	325	850	5000	500	SOT-23-5, SOIC-8
AD8058	3 至 12	325	850	5000	500	SOIC-8, MSOP-8
AD8061	2.7 至 8	320	650	6000	350	SOT-23-5, SOIC-8
AD8062	2.7 至 8	320	650	6000	350	SOIC-8, MSOP-8
AD9631	$\pm 3$ 至 $\pm 6$	320	1300	10,000	7000	SOIC-8, PDIP-8

注释

**注释**

©2011 Analog Devices, Inc. 保留所有权利。所有商标和注册商标均属各自所有人所有。AN09563-0-2/11(0)