

## isoPower器件的辐射控制建议

作者: Mark Cantrell

### 简介

集成隔离电源(*isoPower*®)的*iCoupler*®数字隔离器采用开关电流约为700 mA、频率高达300 MHz的DC-DC转换器,以如此高的开关频率工作自然会引起人们关于辐射和传导噪声的担忧。对于含有*isoPower*器件的应用的辐射和噪声控制,PCB布局与结构是非常重要的。本应用笔记将阐明相关辐射机制,并提供解决辐射问题的具体建议。

关于辐射的标准有多种。在美国,联邦通信委员会(FCC)负责管理辐射标准及测试方法。在欧洲,国际电工委员会(IEC)制定标准,采用CISPR测试方法来评估辐射。这两种标准规定的测试方法及合格/不合格界定稍有不同。虽然本应用笔记是参照CISPR标准撰写的,但所有结果对这两种标准均适用。

只要设计得当,*isoPower*器件很容易满足CISPR A类(FCC A类)辐射标准。如果考虑周详,这些产品甚至能满足无屏蔽环境下的CISPR B类和FCC Part 15、Subpart B的B类(FCC B类)标准。本应用笔记将考察与PCB相关的抗电磁辐射技术,包括电路板布局和堆叠问题。

本应用笔记中描述的技巧、布局示例和测量是高度依赖PCB结构的可用选项。如需实践评估的EMI控制技巧,需要使用4层PCB。如提供更多内部PCB层,则可在更小尺寸的PCB上实现相同的EMI抑制性能。为了撰写本应用笔记,我们用业界常规材料和结构设计并制作了一个4层电路板。

信号电缆的辐射控制和机壳屏蔽技术不在本文讨论范围内。




图1. isoPower架构

07541-001

## 目录

简介.....	1	设计规程建议.....	11
修订历史.....	2	满足隔离标准.....	12
isoPower概述.....	3	评估PCB结构的EMI特性.....	13
辐射源.....	4	边缘防护结果.....	15
边缘辐射.....	4	工作负载和电压依赖性.....	16
输入至输出偶极子辐射.....	4	内层电容.....	16
传导噪声源.....	6	集成技术.....	17
抗电磁辐射技术.....	7	示例1—基本绝缘板.....	17
输入至输出拼接.....	7	示例2—加强绝缘板.....	18
边缘防护.....	8	额外布局考虑.....	19
内层容性旁路.....	9	结论.....	20
降低功耗.....	10	参考文献.....	20
工作电压.....	10		
<b>修订历史</b>			
<b>2014年1月—修订版B至修订版C</b>			
增加表1, 更改并移动“isoPower概述”部分.....	3	更改图12和“降低功耗”部分.....	9
更改“边缘辐射”部分.....	4	更换图13.....	9
更改“抗电磁辐射技术”部分.....	7	删除“附录A—设计示例”部分、图16和图17.....	9
更改等式2.....	8	增加“工作电压”部分.....	9
更改“内层容性旁路”部分.....	9	更改“设计规程建议”部分.....	10
		更改“满足隔离标准”部分.....	11
<b>2011年6月—修订版A至修订版B</b>		增加图14.....	11
更改“简介”部分、“isoPower概述”部分和图1.....	1	增加表1, 重新排序.....	11
更改“边缘辐射”部分和“输入至输出偶极子辐射”部分.....	3	以“评估PCB结构的EMI特性”部分更换“示例板”部分.....	12
增加图3; 重新排序.....	3	更改图15.....	12
更改“传导噪声源”部分.....	5	增加图16和图17.....	12
删除图9; 重新排序.....	5	更改表2.....	13
更改“抗电磁辐射技术”部分和“输入至输出拼接”部分.....	6	增加“拼接电容结果”部分、图18和图19.....	13
增加“安规电容”部分和“PCB本身的拼接电容”部分.....	6	增加图20、“边缘防护结果”部分、表3和图21.....	14
增加“浮动式电容结构”部分和“间隙交叠拼接”部分.....	7	增加“工作负载和电压依赖性”部分、图22、图23和“内层电容”部分.....	15
更换图6和图7.....	7	增加“集成技术”部分、图24、“示例1—基本绝缘板”部分、表4和图25.....	16
更改“边缘防护”部分.....	7	增加图26至图30、“示例2—加强绝缘”部分和表5.....	17
删除图13.....	7	增加“额外布局考虑”部分和图31.....	18
删除表2; 重新排序.....	8	更改“结论”部分和“参考文献”部分.....	19
删除图15.....	8		
更改图9和图10.....	8	<b>2009年3月——修订版0至修订版A</b>	
以“内层容性旁路”部分更换“埋入式电容旁路”部分.....	8	<b>2008年6月—版本0: 初始版</b>	
增加图11.....	8		

## isoPOWER概述

表1中的isoPower产品代表隔离技术向前迈出的的一大步。ADI公司利用微变压器设计方面的经验，开发出了芯片级DC-DC功率转换器。这些功率转换器被纳入ADI公司的信号隔离产品。它可以提供最高0.5 W的功率，输出电压范围从3.3 V至15 V。isoPower常用来驱动iCoupler数据通道的副边，以及为片外负载供电。

由于ADI的标准数据耦合器使用相似的磁性技术，在纯数据iCouplers和isoPower器件的数据通道上，EMI可能会是一个问题。有关数据通道的辐射可参考[应用笔记AN-1109](#)：控制iCoupler器件中的辐射。

ADI公司应用了数种电源架构来实现隔离电源的设计目标，如高效率、小尺寸和高输出电压等(参见图1)。

这些架构有三个共同元件：一个是变压器，用来将电源耦合至iCoupler的副边；另一个是振荡器储能电路，它以最佳频率开关流入变压器的电流，以实现高效率传输；第三个是整流器，它在iCoupler的副边上重建直流电平。这些产品采用了多种调节方法。

变压器的物理学特性要求振荡器电路以180 MHz至300 MHz的频率开关流入变压器的电流。副边上的整流器在整流过程中将此频率翻倍。

这些功能在开关电源中很常见，但其工作频率比标准DC-DC转换器高三个数量级，使转换器工作所产生的噪声落在30 MHz至1 GHz范围内，因而产生辐射问题。

**表1. 可能需要控制辐射的isoPower产品**

集成线性调节器的开环产品	集成原边PWM控制的开环产品	高功率全反馈式PWM控制产品	低功率全反馈式PWM控制产品
ADuM5240 ADuM5241 ADuM5242	ADuM5230 ADuM6132	ADuM5000 ADuM5200 ADuM5201 ADuM5202 ADuM5400 ADuM5401 ADuM5402 ADuM5403 ADuM5404 ADuM6000 ADuM6200 ADuM6201 ADuM6202 ADuM6400 ADuM6401 ADuM6402 ADuM6403 ADuM6404	ADuM5010 ADuM5210 ADuM5211 ADuM5212 ADuM6010 ADuM6210 ADuM6211 ADuM6212

## 辐射源

在使用 *isoPower* 的 PCB 中，有两种辐射源：边缘辐射和输入至输出偶极子辐射。

### 边缘辐射

当非预期的电流达到接地层和电源层的边缘时，便发生边缘辐射。这些非预期的电流可能源自：

- 电源旁路不充分所产生的接地和电源噪声。
- 感性过孔所产生的圆柱形辐射磁场，它在电路板各层之间辐射，最终在电路板边缘会合。
- 承载高频信号的带状线镜像电荷电流与电路板边缘靠得太近。

当各种来源产生的差分噪声在电路板边缘会合并从层间空间泄露出来，形成一个波导时，便会产生边缘辐射(图2)。




图2. 边缘匹配的接地电源对产生的边缘辐射




图3. 边缘不匹配的接地电源对产生的边缘辐射

在边界处，有两种限制情况。接地层和电源层的边缘对齐，如图2所示；或者一个边缘缩回一定的量，如图3所示。在第一种情况下，边缘对齐，有些辐射反射回 PCB，有些则从 PCB 透射出去。在第二种情况下，板的边缘形成一个与贴片天线边缘类似的结构。当边缘不匹配量超过  $20h$  时 ( $h$  为层间距)，电磁场在 PCB 之外有效耦合，产生极高的辐射。这两种限制情况十分重要，因此在 PCB 的边缘处理中专门讨论。

### 输入至输出偶极子辐射

当驱动电流源通过接地层之间的间隙时，便会产生输入至输出的偶极子辐射。这是 *isoPower* 应用辐射的主要机制。根据其自身特性，隔离电源需要驱动电能通过接地层之间的间隙。与电源信号相关的高频镜像电荷无法跨越边界，

导致间隙上出现差分信号，从而形成偶极子天线。在许多情况下，这是一个非常大的偶极子，如图4所示。当高频信号线路跨过接地层和电源层中的间隙时，类似的机制也会导致它产生辐射。这类辐射多数是与接地层的间隙垂直。




图4. 输入与输出之间的偶极子辐射

以 *ADuM5400*、*ADuM5401*、*ADuM5402*、*ADuM5403* 和 *ADuM5404* 器件为例可以很好地说明辐射产生与抑制问题。这些器件中的振荡器储能电路以大约 180 MHz 频率工作。在副边上的一个引脚控制下，它可以将其输出电压调节为 5 V 或 3.3 V。输入电压可以在 3 V 至 5 V 范围内。电源工作模式的最高电压为 5 V 输入和 5 V 输出，是本应用中重点考察的配置。

当在 100 mA 输出负载条件下工作时，平均输入电流约为 290 mA。这意味着储能电路中的峰值电流约为开关频率为 180 MHz 时该值的两倍。

该元件的旁路电容应当能提供这一高频电流。对于旁路电容而言，这是相当大的电流。该电容必须提供很大的电荷储存能力，同时在 180 MHz 时必须具有非常低的串联电阻。即使在引脚附近使用多个低 ESR 电容，感性限制的旁路也会产生电压瞬变，噪声将进入接地层和电源层。

功率传输到输出端，在输出端整流为直流。整流过程使振荡频率翻倍，变成 360 MHz。输入至输出辐射均由整流频率和振荡频率造成，较高频率谐波也有一些影响。图5为最差情况下的数据，由一个近场探头在一个两层评估板上采集。




图5. 两层评估板产生的近场辐射FFT

具有如图5所示的近场辐射而无机壳屏蔽的电路板将不能达到FCC B类辐射标准，在360 MHz峰值频率时与标准要求相差大约30 dB。

## 传导噪声源

大电流和高频率也会在接地层和电源层上产生传导噪声。这一问题可以与辐射问题一同解决，因为通过采用同样的PCB接地和电源结构，这两类电磁干扰都可以得到改善。

$V_{DD}$ 噪声的产生原因是旁路电容和接地层/电源层无力向isoPower DC-DC转换器提供足够的高频电流。DC-DC转换器在2.5 ns突发脉冲内开关电源，幅度约为700 mA。若干微

法的理想旁路电容应当足以提供该电流的交流分量。在真实世界中，旁路电容非理想，它们会通过感性过孔与一个(或更有可能的是全部两个)电源层相连。此外，接地层和电源层之间的较大距离会在其间产生较大电感，限制接地层/电源层快速提供电流的能力。这些因素都会导致 $V_{DD}$ 层上出现高频噪声，占了1单位噪声的很大一部分。

## 抗电磁辐射技术

有许多抗电磁辐射技术可供设计师参考，本节将说明几种可以直接应用于 *isoPower* 器件的技术。如何解决强电磁辐射问题以使设计符合 FCC/CISPR 辐射标准，取决于设计要求以及成本与性能的权衡考虑。最容易实现的抗电磁辐射技术是将 PCB 放在接地机壳中，并在电缆屏蔽层上使用滤波元件限制噪声散播。本应用笔记不讨论这一技术，但应注意，当 PCB 相关技术不实用时，就可以使用这种方法。

抗电磁辐射实践依赖于具有相对连续的接地层和电源层，并且能够指定它们在堆叠中的相对位置和距离。这就决定了总层数至少为三层：接地层、电源层和信号层。

在电路板制造中，从实用角度考虑，四层电路板为最小堆叠。可以设计更多层，以便大大增强建议技术的有效性。

下列技术可以有效降低电磁辐射和板上噪声：

- 输入至输出接地层拼接电容
- 功率控制
- 边缘防护
- 内层容性旁路

为了利用 [ADuM5400](#)、[ADuM5401](#)、[ADuM5402](#)、[ADuM5403](#) 和 [ADuM5404](#) 评估以上每种抗电磁辐射技术，我们准备了具有测试结构的电路板。每块电路板布局的差异应尽可能小，以使结果具有可比性。测试是在一家电磁辐射测试机构的屏蔽室中执行的。与预期一样，在电磁辐射测试期间，发现振荡频率(180 MHz)时的辐射主要位于电路板层中，表明主要辐射机制为 PCB 边缘辐射。整流辐射(360 MHz)主要是与电路板的隔离间隙垂直，表明其辐射机制为输入至输出偶极子辐射。

### 输入至输出拼接

当电流沿 PCB 走线流动时，镜像电荷也会沿走线下方的接地层随之移动。如果走线跨过接地层中的间隙，镜像电荷将无法跟随。这就在 PCB 中产生差分电流和电压，导致辐射和传导噪声。解决办法是提供一条通路，使镜像电荷能跟随信号移动。标准做法是在信号跨过接地层中的间隙附近放置一个拼接电容(参见“参考资料”部分的“PCB Design for Real-World EMI Control”，作者：Archambeault 和 Drewniak)。这一技术也可用来将由于 *isoPower* 工作而在接地层之间产生的辐射降至最低。

至少有三种方案可用来形成拼接电容。

- 在隔离栅两端接一个安规电容。
- 在里层的隔离侧与非隔离侧之间的间隙可以设置一个浮动金属层，如图6所示。
- 将里层的接地和电源层延伸到 PCB 的隔离间隙中，形成一个电容，如图7所示。

就有效性和所需的实施面积而言，每种方案都有优点和缺点。

### 安规电容

在隔离栅两端连接一个简单的陶瓷电容便可实现拼接电容。大部分知名电容制造商都提供具有保证爬电距离、电气间隙和耐受电压的电容，比如 Murata、Johansen、Hitano 和 Vishay。视目标用途不同，这些安规电容分为多种等级。Y2 级用于存在触电危险的线路到地应用，安全应用中的拼接电容建议使用这种类型的安规电容。此类电容提供表贴和径向引脚圆片两种封装。

安规电容是分立器件，必须利用焊盘或通孔将其安装到 PCB 上。除了电容本身的电感外，这样做还会增加电容的电感。此外，这还会使拼接电容局部化，要求电流流到电容，从而产生不对称的镜像电荷路径，并且会增加噪声。这些因素限制了分立式电容的有效性，使其在 200 MHz 以内的频率下有效。

### PCB 本身的拼接电容

PCB 本身也能通过多种方式形成拼接电容结构。当 PCB 中的两层交叠时，就会形成一个电容。在此类电容中，平行板电容的电感极低，而且电容分布在较大的面积上。

这些结构必须构建在 PCB 的里层上。表层的爬电距离和电气间隙要求最小，因此不适合用来构建此类结构。它需要至少 4 层电路板。

一个较好的方案是使用电路板里层上的浮动金属结构来连接原边与副边电源层。请注意，在下文中，专用于接地或电源的层称为参考层，因为从交流噪声角度看，它们具有相同的行为特征，对于拼接电容是可以通用的。

### 浮动式电容结构

图6所示为一个浮动拼接电容示例。参考层显示为蓝色和绿色，浮动耦合层显示为黄色。这种结构的电容形成两个容性区域(阴影部分)，非交叠部分将这两个区域连在一起。为了确保该结构区域可以形成最佳的电容，原边和副边的交叠区应当相等。




图6. 浮动拼接电容

图6所示结构的容性耦合通过下列关于平行板电容的基本关系进行计算：

$$C = \frac{C_1 \times C_2}{C_1 + C_2}, C_1 = C_2 = \frac{A_x \epsilon}{d}, \text{ and } \epsilon = \epsilon_0 \times \epsilon_r$$

其中：

$C$ 为总拼接电容。

$A_x$ 为拼接电容相对于每个参考层的交叠面积。

$d$ 为PCB绝缘层厚度(见图6)。

$\epsilon_0$ 为自由空间的介电常数 $8.854 \times 10^{-12}$  F/m。

$\epsilon_r$ 为PCB绝缘材料的相对介电常数，FR4约为4.5。

$$C = \frac{l\epsilon}{d} \times \left( \frac{w_1 \times w_2}{w_1 + w_2} \right) \quad (1)$$

其中， $w_1$ 、 $w_2$ 、 $d$ 和 $l$ 是浮动层与原边和副边参考层的交叠部分的尺寸，如图6所示。

如果 $w_1 = w_2$ ，则上式可简化为：

$$C = \frac{lw_1\epsilon}{2d} \quad (2)$$

在实际应用中，这种结构既有优点，也有缺点。主要优点是两个隔离间隙，一个在原边，一个在副边。这些间隙称为粘合接头，FR4各层之间的焊接可提供隔离效果。沿PCB材料的厚度方向相继还有两条路径。依据某些隔离标准创建加强隔离栅时，这些间隙和厚度会非常有利。此类结构的缺点是电容形成在有源电路区域下方，可能会有过孔和走线跨过间隙。等式2同样表示相比简单的平行板电容，每单位面积所形成的电容有效性减半。

本架构最适合于有大量电路板面积可用或需要加强绝缘的应用。

### 间隙交叠拼接

有一种简单的方法可实现良好的拼接电容，这就是将一个参考层从原边和副边延伸到PCB表面上用于爬电的区域。




图7. 交叠层拼接电容

图7所示结构的容性耦合通过下列关于平行板电容的基本关系进行计算：

$$C = \frac{A\epsilon}{d} \text{ and } \epsilon = \epsilon_0 \times \epsilon_r \quad (3)$$

其中：

$C$ 为总拼接电容。

$d$ 为PCB绝缘层厚度，

$\epsilon_0$ 为自由空间的介电常数 $8.854 \times 10^{-12}$  F/m。

$\epsilon_r$ 为PCB绝缘材料的相对介电常数，FR4约为4.5。

$$C = \frac{lw\epsilon}{d} \quad (4)$$

其中， $w$ 、 $d$ 和 $l$ 是原边与副边参考层的交叠部分的尺寸，如图7所示。

这种结构的主要优势是电容产生于隔离器下方的间隙中，为了满足爬电距离和电气间隙要求，此处不得有顶层和底层。多数设计不会利用电路板的这一区域。而且，该电容的单位面积值是浮动层的两倍。

在原边和副边参考层之间，此结构只有一个粘合接头和一个FR4层。它非常适合只需要基本绝缘的较小电路板。

### 边缘防护

到达电路板边缘的电源层与接地层上的噪声可以像图2和图3所示那样辐射。如果采用屏蔽结构对边缘进行处理，则噪声将反射回内层空间中(参见“参考资料”部分Archambeault和Drewniak的著述)。这会增加这些层上的电压噪声，但边缘辐射得到降低。

可以在PCB上进行固体导电边缘处理，但该工艺成本较高。成本较低且效果不错的方案是采用保护环结构处理电路板边缘，保护环结构通过过孔联系在一起。图8所示的结构是针对典型的四层板。图9显示如何在电路板原边的电源和接地层上实现该结构。






图8. 过孔防护结构侧视图




图9. 显示在原边电源层上的过孔防护与保护环

构建边缘防护有两个目标。首先是将柱形辐射从过孔反射回内层空间，不让它从边缘逃逸。其次是将里层上流动的边缘电流(由噪声或大电流引起)屏蔽起来。

如果不采用繁琐的建模，将难以确定用于创建边缘防护的过孔间隔。ADI公司的评估板测试板使用4 mm过孔间隔，此间隔非常小，足以衰减18 GHz以下的信号，并与来自其他源的一般指南相一致。所需的过孔数量非常合理。未进一步执行过孔密度研究。

### 内层容性旁路

内层电容旁路技术旨在通过改善高频时的旁路完整性来降低电路板的传导噪声和辐射。它有两个优点：第一，缩短高频噪声在接地层-电源层对中的扩散距离；第二，通过提供在200 MHz至1 GHz频率范围有效的旁路电容，降低进入电源接地层中的初始噪声(参见“参考资料”部分Archambeault和Drewniak的著述)。电源和接地噪声的降低可以为靠近isoPower器件的噪声敏感元件提供更好的工作环境。传导辐射的降低与电源和接地噪声的降低成正比。辐射降低不如拼接或边缘防护技术那样显著，但它仍可明显改善电路板的电源环境。

抗电磁辐射测试板所用的堆叠形式为“信号-接地-电源-信号”，如图10所示。一个较薄的核心层用于电源层和接地层。这些紧密耦合层提供内层电容层，以补充器件正常工作所需的旁路电容。




图10. PCB堆叠提供内层电容

除了接地层和电源层外，还可以用接地和电源填料交替填充信号层，以进一步提高电容。为了说明这一情况，图10中的顶层和底层分别被标示为“信号/电源”和“信号/接地”。这还能带来额外的好处，即形成额外的辐射屏蔽，把过孔防护结构边缘周围的辐射泄漏保持在PCB中。填充接地和电源填料时应小心，这些填料必须再连接到完整的参考层，因为浮动的填料可能会成为贴片天线，造成电磁辐射而不是起到屏蔽作用。有关填充的一些推荐做法包括：

- 每隔10 mm，填料应通过过孔沿着边缘连接到相应的参考层。
- 狭小的孤岛填充部分应予以移除。
- 如果填料的形状不规则，应将过孔安排在填料的最外缘。





图11. 填料特征

内层电容的有效性如图12所示。该图显示PWM产生的噪声在器件ADuM5000或该系列中的类似器件(器件列表参见表1)中控制原边振荡器。最上面的部分是两层电路板产生的 $V_{DD1}$ 引脚噪声。中间部分显示一个具有接地层和电源层并由24 mil隔离的PCB上性能的大幅改善。最后，在最下面那部分中，空间紧凑且具有4 mil隔离的接地和电源层显示出远小于电源纹波的噪声。

图12. 不同堆叠方式的 $V_{DD}$ 电压噪声

### 降低功耗

在具有有源反馈架构的 *isoPower* 器件中，可以通过使储能电路尽可能保持关闭的方式来降低辐射。对于表1中所列的器件而言，*isoPower* 以较低负载运行时可以实现这一点。已经证明，降低负载可在很大程度上影响辐射水平。

### 工作电压

工作电压是设计 *isoPower* 时最后一个需要选择的参数。选择该参数不如选择低功耗或低电压工作条件那样来得简单直观。如图13所示，180 MHz时的辐射与PWM调节信号的占空系数密切相关，并且很大程度上独立于工作电压。

PWM占空系数控制储能振荡器主动开关的时间比例。这意味着储能电路产生的噪声(180 MHz峰值)不直接与平均电流成比例。




图13. 180 MHz振荡频率时的辐射与PWM占空系数的关系

360 MHz时的辐射与平均负载电流成正比。在实际应用中，这意味着从电磁辐射角度而言，选择3.3 V或是5 V电源取决于需要控制哪个峰值，以及所需的负载电流。更多信息请参考本应用笔记的“工作负载和电压依赖性”部分。

## 设计规程建议

可以考虑采用下述一般设计实践，最大程度降低PCB的电磁辐射。这些方法不会在待验证审查的PCB上产生任何额外的隔离边界。

- 至少使用四层堆叠。
- 将电源和接地层尽可能靠近排列，以优化旁路性能。
- 电源线上的所有过孔应尽可能大。小过孔电感较大，且会产生噪声。使用多个小过孔在降低过孔电感方面不如一个大过孔有效，因为即使存在多条路径，大部分电流仍只会通过距离最近的过孔。
- 布线时务必要考虑信号的参考层，保证镜像电荷路径至关重要，以使镜像电荷不必迂回绕行甚至与另一层上的原始信号会合。
- 切勿将高速信号布线靠近PCB边缘排放。
- 数据或电源线路离开电路板时，特别是通过电缆离开电路板时，会引起额外的辐射问题。可以利用穿心滤波电容或类似的滤波器结构使电缆辐射降至最低程度。

## 满足隔离标准

本应用笔记中描述的技术不会影响电路板隔离，但通过拼接电容实施输入至输出耦合除外。当用安规电容实现拼接时，安规电容有额定工作电压和瞬态电压，以及额定爬电距离和电气间隙，因此从认证角度看，安规电容相对更容易处理。然而，它作为抗电磁辐射元件的性能是有限的。

当导体彼此尽可能靠近时，PCB拼接电容自然是最有效的手段。为了利用这些元件实现最高性能，需要尽可能提高内部间距要求，同时应保持安全性。标准不同，PCB构建方法可能完全不同，必须应用合适的标准。

认证机构以不同方式对待多层PCB的表层和里层。表层有爬电距离和电气间隙要求，这些要求由空气离子化和污秽表面的击穿电压决定。里层则被当作固体绝缘物或固体绝缘之间的永久粘合接头。




图14. PCB设计中的关键距离

关于PCB绝缘，认证机构关注的是材料是否有足够的电介质击穿强度来满足瞬态测试要求，以及其结构是否能保证绝缘不会随着时间推移而失效。表2比较了四种如何在PCB内部形成基本或加强绝缘隔离栅的标准。

在印刷电路板的基本绝缘中，对于绝缘距离没有最小要求，因此设计师在电路板布局方面享有很大的自由度。为了满足产品的终生过压要求，FR4等材料必须足够厚。

对于加强绝缘而言，则沿焊接表面的绝缘(例如内部PCB层上铜皮之间的间隙或直接穿过层间绝缘的间隙)多数情况下必须保证0.4 mm(约16 mil)的最小绝缘距离。此外，除非有效结构之间采用多层绝缘，否则可能还有电路板类型测试要求。虽然满足这一要求需要对电路板进行精心设计，并且可能需要四层以上，但如果从设计一开始便予以考虑，则并不麻烦。

隔离栅上的容性耦合会造成交流泄漏及瞬变从一个接地层耦合至另一个接地层。300 pF电容看似很小，但高压高速瞬变通过此电容可以将大量电流注入。如果应用在这些环境下，则必须考虑这一点。

表2. 不同隔离标准的隔离爬电距离比较

绝缘类型	IEC 60950		IEC 61010第二版		IEC 61010第三版		IEC 60601
	绝缘距离 (2.10.6.4)	沿粘合接头的距离 (2.10.6.3)	绝缘距离 (6.7.2.2.3)	沿粘合接头的距离 (6.7.2.2.3)	绝缘距离(6.7)	沿粘合接头的距离 (6.7)	粘合和固体绝缘
功能绝缘	无要求	无要求	无要求	无要求	最小值0.4 mm	最小值0.4 mm	通过测试验证
基本绝缘	无要求	无要求	无要求	无要求	最小值0.4 mm	最小值0.4 mm	通过测试验证
补充/加强绝缘	最小值0.4 mm或 多层绝缘， 预硬化	最小值0.4 mm (2.10.5.2)	无要求	无要求	最小值0.4 mm或 多层绝缘， 预硬化	最小值0.4 mm	通过测试验证

## 评估PCB结构的EMI特性

精心选择PCB结构与技术的组合可以实现要求的系统抗电磁辐射目标。关于辐射有两组标准，一组是美国联邦通信委员会(FCC)的标准，另一组是Comité Internationale Spécial des Perturbations Radioelectrotechnique (CISPR)的标准——该组织是IEC的特殊委员会。




图15. 校正至10 m天线距离的FCC和CISPR限值

本应用笔记中采用CISPR22辐射标准评估PCB结果。图15显示FCC和CISPR等级之间的关系。在大部分频谱中，CISPR等级比FCC等级更保守，并且由于国际市场上很多产品必须同时符合两种标准，本应用笔记中仅参考限制通过CISPR认证的因素。如需对相关FCC等级进行分析，可参考图15。

通过建立一组具有不同拼接电容、边缘防护和尺寸组合的评估板来验证抗电磁辐射技术的有效性。采用具有接地层和电源层、并以FR4为4 mil进行隔离的四层PCB控制这些实验。这样可以为每一侧边界提供相当多的内层电容，无需边缘防护和拼接电容，如图16所示。测试在电磁辐射机构的3 m屏蔽室中执行。测试目标是全面观察辐射，而非关注单个峰值。本测试中的峰值与距离为10 m的现场测试结果密切相关。




图16. 控制板

如图15所示，辐射在180 MHz时必须低于30 dBμV/m，在360 MHz时必须低于37 dBμV/m，并归一化为10 m天线距离，以达到B类辐射等级。对于隔离式应用而言，控制板的配置可视为标准PCB布局。5 V工作条件下的辐射和满载表示最差情况下的辐射。图17显示从控制板收集到的机构数据。需注意的特性是峰值在180 MHz的振荡频率以及360 MHz整流频率。较高频率下的谐波通常在应用了抗电磁辐射技术后消失。




图17. 5 V、90%负载时控制板的辐射

# AN-0971

表3显示该板的辐射非常强烈，必须在360 MHz峰值下衰减32 dB，以及在180 MHz下衰减36 dB，才能符合CISPR B类标准。设计目标是降低36 dB辐射。

在“拼接电容结果”和“边缘防护结果”部分，数据归一化为无拼接电容负载条件下的5 V/5 V 90%，因此图20、图22、图23和表4中的数值可以直接从应用板的基准操作中扣除。

**表3. Class B辐射限值**

要求	180 MHz	360 MHz
两层PCB板的辐射	62 dB	73 dB
Class B限值	30 dB	37 dB
电磁辐射要求降幅	32 dB	36 dB

## 拼接电容结果

已经证明，加入拼接电容是在整个频谱中降低辐射的最佳途径。当其电感极低并分布在整个隔离栅上时，它最为有效。实现某一水平拼接电容的最优几何尺寸取决于可用电路板空间以及控制设计的法规要求。对于本评估而言，采用了一个间隙交叠电容，因为它可以产生大电容，同时利用PCB的一部分(通常清除所有走线和元件)。提供多种其他选项，详见“集成技术”部分。

图18显示PCB布局(包括内层)。该电路板采用4 mil内核搭建，其电源和接地层从每侧延伸，并在中间重合。重叠部分的长度 $l=114\text{ mm}$ ，宽度 $w=6.5\text{ mm}$ ，隔离距离 $d=0.1\text{ mm}$ 。根据等式4可得拼接电容为300 pF。额外的PCB的长度较短，产生150 pF拼接电容。经修改后同样可用来测量75 pF电容。

一组示例数据如图19所示。在预期频率下，可清晰看到峰值。两条曲线代表无拼接电容的控制板以及300 pF交叠拼接电容配置。由于采用了拼接电容，辐射可大幅下降25 dB至30 dB，具体取决于峰值。峰值随负载和电压的变化而改变，但下降幅度不受工作电压和负载电流的影响。




图18. 交叠拼接电容




图19. 300 pF拼接电容对连接10%负载的ADuM5400或同类器件的影响

图20总结了辐射与拼接电容的函数关系。注意，曲线形状与辐射峰值的频率范围有关。较低频率下的辐射(<200 MHz)仅略微下降，直到电容高于150 pF。较高频率下的辐射(>200 MHz)在不足150 pF时下降较大。




图20. 5 V/5 V、10%负载工作条件下采用  
拼接电容实现的辐射下降

曲线形状上的差异似乎主要与容性耦合以及实现最佳结果所需的电容有关。在360 MHz时，低电感拼接足以将输入和输出层耦合至150 pF。180 MHz辐射主要来源于输入层，需采用更多的大电容来降低辐射。这样可以提供某些选项；由于大部分元件电容在200 MHz以下旁路时依然十分有效，拼接电容可以将基于PCB的拼接(低电感)和分立元件电容相结合，从而增加总电容。“集成技术”部分分析了几个选项示例。

曲线形状表示当拼接电容的电容值受到限制时(由于可用电路板空间不足)，必须采取其他措施降低低频辐射，比如增加元件电容或采用边缘防护。

### 边缘防护结果

在isoPower系统中，大量电流流经原边接地层和电源层，以及将它们连接至有源引脚的过孔。这样会在原边产生大量边缘辐射。在转换器原边的板层上应用边缘防护可获得最佳效果。图21显示为测试设备添加边缘防护的情况。

表4. 边缘防护降低辐射

电路板类型	180 MHz	360 MHz
边缘防护	-11 dBµV/m	-4.5 dBµV/m




图21. 交叠拼接电容、边缘防护和  
接地/电源填充

两侧均安装了防护，但副边板层的效果略差。除参考层(见图8和图9)以及每4 mm通过过孔互相连接的层外，每层都采用了防护环。在iCoupler附近提供了几种防护选项。如果空间紧凑，那么可以在器件下方的所有层级上中断防护，如图21所示。防护环还可仅在顶层和底层上中断，并在内层接续。边缘防护的中断越多，电磁辐射就越有可能泄露。

在某些系统隔离要求中，可能会要求粘接头具有较大的距离，最大可等于整个表面爬电距离。这些情况下，依然可以进行拼接和边缘防护，甚至可能更需要这些防护。在很多情况下，如果需要较大的内部PCB爬电距离，则拼接电容结构与失调边缘的情况十分类似，如图3所示，可以作为高效辐射器使用。针对失调边缘使用边缘防护的示例如图27所示。

表4中列出边缘防护板结果。由于原边的大部分边缘辐射由原边大电流产生，在180 MHz峰值时可具有最大的下降幅度，其典型值约为-11 dBµV/m，而360 MHz峰值结果不到它的一半。

## 工作负载和电压依赖性

辐射直接与储能振荡器开启的时长有关。图22和图23显示了在振荡频率和整流频率时辐射如何随负载而变化。在较高的负载下，辐射几乎与电流成线性关系。在极低的负载下，辐射大幅下降，储能电路可能无法完全开启。同时采用低负载和低输出电压时，振荡辐射和整流辐射可以降低20 dB以上。

根据不同电压下的储能占空系数与负载电流的关系，工作在60 mA和3.3 V负载下的180 MHz辐射所含电能与工作在100 mA和5 V时相当(见图22)。然而，5 V时传输的功率为2倍以上。




图22. 180 MHz时的辐射与负载电流的关系

检查图23中的360 MHz特性，可以发现其表现超出了预期，3.3 V辐射在整个工作范围内都处于较低水平。在低负载条件下，工作在3.3 V可以获得极大的好处。




图23. 360 MHz时的辐射与负载电流的关系

在不同电压下比较180 MHz和360 MHz响应时，这些结果显示的是工作在3.3 V和低负载下的情况，可以看见此时在180 MHz只有较小的损失，而在360 MHz有优势。如果存在高负载电流，最好采用5 V工作。

## 内层电容

在该设计中使用内层电容对辐射产生的影响较小，但对电源噪声产生的影响较大。同一层用于拼接电容后，同样会在隔离栅两侧形成内层电容。对拼接电容产生良好去耦效果的特性同样会形成良好的内层电容，即薄层和连续板。

图21中所示电路板具有替代接地和电源填充，部署在信号层未使用的区域。这样会增加内层电容，并对隔离不产生影响。填充物孤岛每隔10 mm便通过过孔与相应的板相连，布局应小心避免手指碰到填充物或隔离岛。

在高层数电路板中使用信号层同样可以提供更高的拼接电容，方法是交错结合多层(更多信息请参考“集成技术”部分)。



## 集成技巧

要决定如何组合本应用笔记中所述之方法来实现辐射目标，应对预期基准辐射进行测量。如无其他方面的估计，则可以利用控制板特性。很多方案都不会对成本或电路板面积产生很大影响，并且可以用在任意类型的多层PCB上。选择PCB布局和应用技巧以最大程度降低电磁辐射的过程如图24所示。它将此过程分为三类：不对隔离特性产生影响、影响隔离特性，以及系统级方案(如屏蔽)。




图24. 选择抗电磁辐射方案

为了说明此过程，下文列举了两个示例，几乎涵盖了该过程的方方面面。首先建立两种类型的应用板。

- 必须满足基本绝缘要求、能处理60 mA平均电流的PCB
- 具有加强绝缘、能提供不超过10 mA电流的PCB

控制板用作基准，满载时的辐射如表3以及CISPR B类限值所示。

### 示例1—基本绝缘板

对于第一个布局示例，假定60 mA负载就是应用所需的最大负载。它无需任何设计就能使辐射下降数dB。但由于从isoPower角度来看，它依然是一个电流相对较大的应用，因此建议在原边采取边缘防护。边缘防护可使180 MHz峰值时的辐射下降10 dB，还能在一定程度上抑制360 MHz时的辐射。此外，由于电源要求较高，选择5 V/5 V工作条件可具有最低的辐射(见图22)。如果该应用的PCB连接了敏感的模拟电路或较长的电缆，则应当考虑优化内层电容，不过这是选择性的。

使用前面的方法，可以让基准辐射下降11 dB至15 dB，但为了获得B类要求的32 dB和36 dB下降幅度，就必须部署拼接电容。由于不是医疗应用，用户可灵活使用跨隔离栅电容。该应用只需基本绝缘，因此使用尺寸最小的单个重叠式拼接电容。将目前为止所有的辐射下降幅度相加，可以得出180 MHz峰值为15 dB，360 MHz峰值为11 dB。因此，较低频率时还需获得17 dB，较高频率时还需获得21 dB。如图20所示，为了实现360 MHz峰值时的目标，需要140 pF拼接电容；而为了在180 MHz峰值下达到要求的水平，则需要250 pF拼接电容。使用等式4并假定电介质为4 mil、重叠为8 mm，则需通过长度为77 mm的电容结构产生250 pF电容。

表5. 4层电路板的基本隔离

参数	数值	相对变化	
		180 MHz 峰值	360 MHz 峰值
功率水平	60 mA (5 V)	-4 dB $\mu$ V/m	-7 dB $\mu$ V/m
边缘防护	无	-11 dB $\mu$ V/m	-4 dB $\mu$ V/m
拼接	250 pF	-17 dB $\mu$ V/m	-27 dB $\mu$ V/m
总计		-32 dB $\mu$ V/m	-38 dB $\mu$ V/m

表5总结了采用250 pF拼接电容以及边缘防护后，5 V/60 mA的情况下可实现的辐射抑制。电容开关的构建如图25所示。注意，采用4层电路板时，必须在顶层和底层观察到完整的PCB爬电距离，但所需的内层空间会小很多。




图25. 单个重叠式拼接电容的基本绝缘

如果重叠长度达到了77 mm，那么该设计是可以实现目标的。如果需要优先考虑空间大小，那么图26提供了另一种方案。由于360 MHz峰值所需电容小于180 MHz峰值，因此可以根据140 pF拼接电容设计PCB，并采用安规电容加以补充。这样可以将拼接电容长度降低至44 mm，并添加一个160 pF安规电容。




图26. 以安规电容增强拼接

最后，图27显示带有边缘防护的基本绝缘。注意，用于边缘防护的接地层同样用于拼接电容。这样可以避免产生20h贴片天线效应。




图27. 在基本容性拼接中增加边缘防护

无需使用较大的PCB面积即可增加电容的另一种技术是使用交叉拼接电容，如图28所示。由于重叠的额外层通过过孔连接主层，因此额外层相比主重叠层表现出更多的电感特性。通常这不会产生什么问题，因为较低频率的峰值要求最大的电容，并且可以耐受较大电感。如前所述，使用边缘防护时，最好能通过边缘防护接地层耦合。




图28. 采用交叉拼接电容以实现耦合最大化的不同方法

## 示例2—加强绝缘板

第二块板需要加强绝缘。边缘防护的分析无变化。由于电流水平较低，采用3.3 V/3.3 V电源时，360 MHz峰值下具有一定优势(见图23)。




图29. 最小加强绝缘，浮动拼接电容

如果本示例的标准允许双层加强结构，则可以如图29所示构建拼接电容。采用与上例相似的计算方法，得出最小拼接电容为210 pF。由于加强应用中的浮动拼接使用的面积两倍于单重叠所需的面积，这导致电容所占的面积非常大(见等式2)。

表6. 加强型四层板辐射

参数	数值	相对变化	
		180 MHz 峰值	360 MHz 峰值
功率水平	10 mA (3.3 V)	-10 dB $\mu$ V/m	-22 dB $\mu$ V/m
边缘防护	无	-11 dB $\mu$ V/m	-4 dB $\mu$ V/m
拼接	210 pF	-11 dB $\mu$ V/m	-26 dB $\mu$ V/m
总计		-32 dB $\mu$ V/m	-52 dB $\mu$ V/m

示例1中，使用安规电容补充低频下的拼接电容，以便降低PCB拼接电容。此处同样可以采用这种方法，但高压安规电容相对成本较高，同时还可能会有法规方面的限制；因此，可以不使用安规电容。然而，在安全和尺寸方面可以采用备用方案。

如果提供更多层，则可以使用一个满足安规的拼接电容，如图30所示。该结构在有源输入和输出结构之间放置至少四层PCB材料。对于大部分机构来说，这是无需测试或认证便可接受的做法。电容计算可能较为复杂，因为可能需进行多层耦合，但空间同样也更大。通常，此大幅增强型的PCB具有最大的面积要求。




图30. 加强绝缘，浮动拼接电容

## 额外布局考虑

上文示例中，原边平面层和副边平面层之间具有较小的内部距离，从而提供最大的耦合和最小的辐射。这些设计指南适用于远离PCB边缘且良好受控的区域。然而，必须谨慎对待电路板的边缘部分，使边缘在现场中可以保持同样的鲁棒性。必须解决击穿的两种属性问题，即空气中相对较低的击穿，以及金属角落或金属点上的电场密集性。暴露在PCB边缘(甚至靠近PCB边缘)部分的板层可提供击穿路径。

生产电路板时，首先是一整块大板，然后将其切割为独立的电路板。切割操作可能并不精确，使FR4材料产生裂缝和磨损。如果空间紧凑的内层位于电路板边缘附近，则不精确的切割会使它们暴露在低击穿空气中，或者使FR4产生细微裂缝。这样会产生问题，特别是当输入和输出层之间的间隙终止于PCB锋利角落的边缘处——它增强了电场，并成为最可能产生电弧的地方。

强烈建议倾斜内层的内部角落，以便让它们相对顶层在PCB边缘相交处有最大的爬电距离。

图31显示了在内层与电路板边缘处糟糕与良好的布局。上方的图显示了PCB内紧密排列的两层。间隙顶端和底部附近的边缘极为靠近，并沿着PCB边缘扩展。由于该点处的PCB完整性可能较低，甚至PCB切割工艺可能使这些板

层暴露在外，因此此处对于高压击穿而言最为重要。

图31中的下方图示显示如何磨圆(为了强调而夸大)或倾斜角落，并将板层的重叠部分从边缘拉回，从而避免此处成为隔离设计的弱点。这样做可以抵消尖角，并将某层的边缘移回足够的距离，确保边缘附近具有足够高的PCB材料完整性。




图31. 靠近的板层与PCB边缘相交的设计

## 结论

本应用笔记所概述的每种方法可以用于特定辐射源，并可以与所介绍的其它技术合并使用，以根据需要降低相关辐射。在无外部屏蔽的情况下，利用内层拼接电容和边缘防护，测试板很容易符合CISPR或FCC B类标准。此外，在接地层和电源层中使用内层去耦电容可以为精密测量应用提供非常安静的环境。

虽然本应用笔记所依赖的数据是在ADuM5400或相似器件上收集到的，但这些技术适用于全部isoPower产品线。所有isoPower产品均含有类似的储能电路和整流电路。器件原边上流过的电流最大，导致这些器件从辐射的角度上看是相似的。

在医疗等要求低交流泄漏的应用中，拼接电容可能不是一个可行的方案。为使辐射降至最小，接地金属机壳可能是这些应用的最可行方案。

## 参考文献

Archambeault, Bruce R. and James Drewniak. 2002. PCB Design for Real-World EMI Control. Boston: Kluwer Academic Publishers.

Gisin, Franz and Pantic-Tannr, Zoric, 2001. Minimizing EMI Caused by Radially Propagating Waves Inside High Speed Digital Logic PCBs, Mikrotalasna Revija (December).