要約
大きい鉄骨の建築物、自動車、山、人間でさえ、大気中の本物の雷に耐えることができます。人間は、自分でも超小型の稲妻(静電気スパーク：静電気による放電)を作り、それに耐えることができます。しかし、それらの静電気スパークがICに到達すると、重大なトラブルが発生します。このチュートリアルでは、ESDによる破壊からプリント基板(PCB)を保護する方法について解説します。より大きいジオメトリのアナログ部品を使用してジオメトリを微細化したFPGA (Field-Programmable Gate Array)を保護するのが最善の方法であることを示します。これらの手段を使用することによって、FPGA中のICはより高い信頼性を維持し、一貫した品質性能を提供することが可能になります。
同様の記事が｢Power Electronics Technology｣誌の2012年7月27日号に掲載されました。
はじめに
雷には、面白くて楽しみな面と、危険で破壊的な面があります。恐らくこれらはすべて同時に存在し、単に自分がどこにいるか、何をしているか、および背の高さによって影響が変化します。ICにとって、雷に良い面は何もありません。
数年前、我々が10階建ての鉄骨造のホテルに居た時のことです。雷を伴う午後の嵐が、広い草原を横切って接近してきました。建物は鉄骨造で、安全面の不安はありませんでした。コンピュータはコンセントから抜いてあり、そちらも問題ありません。嵐が通過するまでの約10分間、壮大なショーを楽しむことができました。
大きい鉄製の建築物、自動車、山、人間でさえ、大気中の本物の雷に耐えることができます。人間は、自分でも超小型の雷(静電気スパーク)を作り、それに耐えることができます。しかし、それらの静電気スパークがICに到達すると、重大なトラブルが発生します。高さ数nm (ナノメータ)のトランジスタは、人間からの静電気スパークに耐えるために保護を必要とします。このチュートリアルでは、ESD (静電気放電)による破壊からプリント基板(PCB)を保護する方法について解説します。より大きいジオメトリのアナログ部品を使用して微細化されたジオメトリのFPGA (Field-Programmable Gate Array)を保護するのが最善の方法であることを示します。これらの手段を使用することによって、FPGAのICはより高い信頼性を維持し、一貫した品質性能を提供することが可能になります。
2つの視点から見た静電気スパーク
人間が発生させる静電気スパークはどこから来るのでしょう？原因は摩擦電気の放電です。難しそうな言葉ですが、これは2つの物質が接触して(こすれると効果が増大)そのあと離れるときに発生します。一部の電子が一方の物質に移動するのです。どれだけの電子が、どちらの表面に移動するかは、物質の科学的性質によって決まります。ほぼすべての物質、絶縁体、導体は摩擦帯電の特性を示すため、これは広く見られる現象です。我々は一般的な原因を数多く知っています。猫の毛をなでる、髪の毛に風船をこすりつける、絨毯の上を歩くなどの行為は、すべて摩擦帯電の効果を示します。
静電気による放電の基礎に関するチュートリアル1に、さまざまな行動中に人間が生成する電圧が示されています。表1 に相対湿度(RH)とそれらの電圧の関係を示します。
| Typical Voltage Levels | ||
| Means of Generation | 10% to 25% RH | 65% to 90% RH |
| Walking across a carpet | 35,000V | 1,500V |
| Walking across vinyl tile | 12,000V | 250V |
| Working at an ungrounded bench | 6,000V | 100V |
| Picking up a polybag from a bench | 20,000V | 1,200V |
| Sitting in a chair with urethane foam | 18,000V | 1,500V |
絨毯の上を歩いてドアノブに触れると、確実に痛い思いをします。一般に、5,000Vは50% RHの空気中で約1cm (0.4インチ)を飛び越えることができます。身長150cm～180cmの人間にとってこのスパークは痛くはあっても死ぬことはありません。ここで視点を変えてみましょう。高さ数µインチのもの、たとえば集積回路(IC)の中のトランジスタにとって、その静電気スパークはどのような破壊力を持つでしょうか？この状況では、1cmの静電気スパークが巨大で恐ろしい雷の姿になります.
ここで、ICについて考えてみます。マイクロプロセッサは、長年にわたりデジタル半導体の集積度の向上を先導してきました。製造技術の進歩によって、トランジスタは次々に小型化されました。1971年に、Intel® 4004 CPU (computer processing unit)が10µmジオメトリで発表されました。1980年代および1990年代には、プロセスが進化してバクテリアより小さい部品が作られました。2012年、ICは1971年の技術の1,000倍の集積度に近づき、チップ上の部品はウィルスより小さくなりました。2012年には、28nm技術を使用して68億個のトランジスタを1つのパッケージに実装したFPGAが購入可能です2。さらに今後数年間でこの集積度が2倍になると予想されます。小型のトランジスタが高密度で実装され、発生する熱を制御するために低電圧(通常は1V以下)で動作する必要があります。
28nmという大きさを把握する場合は、0の数に注目してください。10億分の28m (0.000000028)です。サンフランシスコとニューヨーク間の距離(約4000kmまたは2500マイル)を1mとすると、28nm (3600万分の1)は0.11mまたは4.4インチになります。これほど小さい構造のデバイスに損傷を与えるにはどのくらいの大きさの雷が必要で、それらの必要かつ有用なFPGAを保護する場合はどうすれば良いでしょうか？
答えは簡単です。デジタルの世界とアナログの世界をつなぐ文字通りのI/Oインタフェースデバイスを使用することです。アナログミックスドシグナルICは比較的大きいジオメトリ(デジタルの10～100倍)で作られ、より高い電圧(通常は20V～80V、またはそれ以上の電圧)を使用するため、小さいデジタルトランジスタより丈夫です。現代のアナログミックスドシグナルデバイスは一般にESDに対する耐圧を備えていますが、ディスクリートのESDデバイスを使用するとさらに効果的です3。
静電気スパークによる損傷の理解
半導体メーカーは、電気的オーバーストレス(EOS)および静電気放電(ESD)を非常に注意しています。第1に、明らかな理由として、EOSとESDによって製造、パッケージ組立て、およびテスト中に部品が破壊される可能性があります。しかしより重要なのは、これらの負の力によって、お客様の手にわたったあとの回路の品質と寿命に直接影響するという点です。
電気的オーバーストレスを受けた部品は、最初は正常に機能しているように見えます。わずかに性能が低下した状態で動作する場合もありますが、それでも自動試験装置(ATE)による試験には合格し、出荷後に現場で故障することになります。EOSおよびESDによる故障は防止することが可能であり、品質管理の重要課題です。
製造工程内でのICの製造は、EOSおよびESDによる損傷が発生する可能性のある最初の場所です。図1A は、PCBの回路図を示します。ICは直列コンデンサによって保護されるように思われます。しかしそうではありません。損傷が発生する次の場所は、製品を組み立てるためにお客様がICをPCB上に実装するときです。図1B で詳細を見ると、コンデンサの動作電圧は50Vですが、2つの金属電極間の距離はわずか0.28インチ(7mm)であることが分かります。静電気スパークは0.4インチ(1cm)を飛び越えてきたため、コンデンサの小さいギャップを容易に通過します。その結果、ICが破壊される可能性があります(図1C)。最後に、お客様がそれぞれの環境で製品を動作させるときにEOSまたはESDによる損傷が発生する可能性があります。
図1. 基板レベルのEOSおよびESD問題の発生源
重大な損傷が発生する機会は確かに数多く存在します。EOSおよびESDによるIC内部の破壊の結果を実際に見ることも可能です。それには、パッケージのエポキシ樹脂を除去する必要があります。これは通常は、両手グローブ隔離ボックスの中で高温の酸を使って行います。この作業は非常に危険です。発生するガスは致死性で、一息でも吸うと苦痛の中で死ぬことになります。人間の肌に酸が1滴落ちただけで、運が良くても手や腕を切断することになり、最悪の場合は死に至ります。
2A の顕微鏡写真には、一見して分かる損傷はありません。ボンドワイヤにREFと書かれたパッドは、向きを判断して写真を比較するためのものです。ダイには液晶素材(ピンク色)が塗られていますが、これはムードリング(カラーチェンジングリング)や子供のおでこに貼る体温計に使われている液晶と同様のもので、わずかな温度の変化によって変色します。ICに電圧が印加されると、過大な電流が流れる領域(黄色の枠線で示した部分)が発熱し、色が変化します。これがホットスポットです。興味深いですが、何が問題の原因でしょう？
図2A. 光学顕微鏡で見た回路には、EOSまたはESDによる明らかな損傷は見られません。回路の液晶領域(黄色で囲んだ部分)は熱によって損傷しています。
REFボンドワイヤ(図2B)は、この画像が45°回転されていることを示しています。少しずつ拡大していくと、エレクトロマイグレーションが見つかります。電気的ストレスの影響下で損傷が拡大し、EOSによる短絡が発生したのです。このプロセスは長期間にわたり何度も短時間のストレスを受けることで進行し、最後に突然部品が故障することになります。
図2B. 図2Aの回路の走査型電子顕微鏡写真
比較のために、今度は電撃によって瞬時に破壊されたもう1つのICを調べてみます(図3)。
図3. 光学顕微鏡で見た回路(左)には、電撃による明らかな損傷は見られません。偏光顕微鏡で見た同じ回路(右)には、損傷のあるホットスポットが示されています。
図3の各画像の左上隅にある｢7｣は、向きを示すためのものです。光学顕微鏡ではよくわかりませんが、偏光顕微鏡による拡大写真には液晶の温度上昇とEOSによるダメージを見ることができます。
図4 は、図3の回路のデータをグラフにしたもので、正常であることが分かっている部品は、きれいな再現性のあるグラフになっています。4.5Vを印加した状態で電流が垂直軸に沿って増大し、電流が250µAに近づくとグラフの屈曲部が形成されます。電圧が増大しても、電流は250µAにとどまります。また、図4は欠陥のある部品が屈曲部から上でも電流の増大が続くことを示しています。
図4. 半導体カーブトレーサによる図3の回路のグラフ。カーブトレーサの電流の目盛は50µA/div、電圧の目盛は1V/divです。
さらに詳しく調査した結果、シリアルナンバー1 (SN1)の部品にはゲート酸化膜に穴があることが分かりました(図5)。電撃によってゲートがシリコン基板に短絡したのが原因で、過大な電流が流れたのです。もちろん、その代償としてトランジスタは破壊されました。標準的なゲート酸化膜の厚さは、製造プロセスによって5nm～15nmです。高集積度のデジタルマイクロプロセッサ部品では、酸化膜の厚さが1.2nm～3nmの場合もあります。どのくらい薄いかというと、シリコンの場合1.2nmは原子5～6分の厚さです。このように、高さ数nmのゲートにとっては、ほぼすべての静電気スパークは巨大な稲妻に相当します。
図5. 図3の回路の走査型電子顕微鏡写真。電撃が原因でゲート酸化膜に穴があき、それによって回路が短絡しています。
静電気スパークとの戦いと回路の保護
静電気スパークとEOS/ESDからICおよびPCBを保護する方法について手短に解説します。
静電気スパークの立上り時間は非常に高速で、どのような方法でもそれを減速することができればピーク電圧が低下します。ESD構造 図6 および7)は、一般的にはシステムの2つの場所に使用されます。ボードレベルの入力および出力に直列抵抗を備え、インダクタをコンデンサと並列にグランドへ接続してローパスフィルタとして動作させます。このように、PCBはディスクリートシリコン(小信号またはリファレンス)ショットキーダイオード、アバランシェ(ツェナー)ダイオード、過渡電圧抑制(TVS)ダイオード、ガス放電管デバイス、抵抗、インダクタ、および金属酸化物バリスタ(MOV)の組合せによってEOS/ESDから保護されます。
p align="center">
図6. 電気的脆弱性に対する保護が可能な推奨ディスクリート部品の一例.
図7. 簡略化したESD保護回路構造
図7A～CのESD保護回路の構造は、IC内部のものです。EOS/ESD保護に使用される外付けディスクリート部品は、物理的に大型で大電流が流れる傾向があります。多くの製品に内蔵されているESD保護に加えて、設計者はMAX14541EやMAX3203Eなどの専用のESD保護デバイスを利用することができます。
主要な機能ではなくても、多くの回路は内蔵のEOS/ESD保護回路を備えていることに注意することが重要です。MAX5481ファミリ10ビット不揮発性(NV)ポテンショメータ、MAX5134クワッド16ビットDAC、およびMAX6001ファミリ低出力、低コスト電圧リファレンスの例で簡単に説明します。データシートを詳しく調べると、ESDについては記載されていないことが分かります。しかしESD仕様はICの製造プロセスによって決まり、各デバイスの信頼性レポートに記載されています。マキシムのウェブサイトで各デバイスのクイックビューのページからスタートすることによって、ESDの情報を見つけることができます。ページの最下部付近の技術資料の欄に信頼性レポートがあります4。そこをクリックすると信頼性レポートのページが表示されます。信頼性レポートがオンラインで提供されていない場合は、ご請求ください。
まとめ
大きくても小さくても、鉄骨の建築物、自動車、山、そして人間でさえ、大気中の本物の雷に耐えることができます。身長150cm～180cmの人間は、自分でも超小型の雷(静電気によるスパーク)を作ることが可能で、ほとんど気づきさえせずに頻繁に発生させています。高さ数nmのトランジスタの場合は、まったく事情が異なります。それらのトランジスタは、人間の静電気スパークに耐えるためにさえ保護を必要とします。すでに見てきたように、基板の回路およびICのEOS/ESD破壊に対する保護は、高信頼性、高品質な製品の性能にとって非常に重要です。回路の設計者は細心の注意を払い、EOS/ESD保護回路を設計に取り入れるか、または最初からESD保護が内蔵された回路を使用していることを確認する必要があります。見かけは些細な静電気スパークであっても、無視するのは重大な過失です。あなたの身長がどんなに高くても、あるいは低くても。
参考資料
- ESD Association、ESD Fundamentals、｢An Introduction to ESD Part 1｣、© 2001年、ニューヨーク州ローム (https://www.esda.org/about-esd/esd-fundamentals/part-1-an-introduction-to-esd/)
- Xilinx社、 Device Reliability Report ｢Table 1-7: Wafer Process Technology Family｣、2011年第4四半期、p.15 (www.xilinx.com/support/documentation/user_guides/ug116.pdf)
- チュートリアル4991 ｢Oops...Practical ESD Protection vs. Foolhardy Placebos｣およびチュートリアル1167 ｢Practical Aspects of EMI Protection｣
- 以下に、それらの信頼性レポートから引用したEOS/ESD保護の例を示します。
- MAX5482EUD+2 (MAX5481、MAX5483、MAX5484)の信頼性レポート。｢項目C.) E.S.D. and Latch-Up Testing; The DP22-1 die type has been found to have all pins able to withstand a HBM (human Body Model) transient pulse of 2500 V per JEDEC JESD22-A114-D (E.S.D.およびラッチアップ試験：DP22-1ダイタイプはJEDEC JESD22-A114-Dに従って全端子が2500VのHBM (ヒューマンボディモデル)過渡パルスに耐えることを確認済みです)｣。レポートについては、www.maximintegrated.com/reliability/product/MAX5482.pdfをご覧ください。
- MAX5134AGTG+3の信頼性レポート、｢項目C.) E.S.D. and Latch-Up Testing; The DB34 die type has been found to have all pins able to withstand a HBM transient pulse of +/-1500 V per JEDEC JESD22-A114-D (E.S.D.およびラッチアップ試験：DB34ダイタイプはJEDEC JESD22-A114-Dに従って全端子が+/-1500VのHBM過渡パルスに耐えることを確認済みです)｣。レポートについては、www.maximintegrated.com/reliability/product/MAX5134A.pdfをご覧ください。
- MAX6001EUR+4 (MAX6002、MAX6003、MAX6004)の信頼性レポート。｢項目C.) E.S.D. and Latch-Up Testing; The RF23-6 die type has been found to have all pins able to withstand a HBM transient pulse of 2500 V (E.S.D.およびラッチアップ試験：RF23-6ダイタイプは全端子が2500VのHBM過渡パルスに耐えることを確認済みです)｣。レポートについては、www.maximintegrated.com/reliability/product/MAX6001.pdfをご覧ください。