高速信号のインタフェース

×

Figure 1

   

要約

高速信号が標準となっている世界では、これらの信号が正しくインタフェースし、タイミングと忠実度を維持するように保証する必要があります。立上り時間は通常、サブナノ秒の範囲にあり、伝搬遅延はナノ秒範囲にあります。高精度なタイミングは、ますます重要となっており、信号経路の厳密な分析なしでは達成することができません。

はじめに

この記事の目的は、以下のケーススタディの結果が生じた理由を示す伝送ライン式を得ることではなく、必要に応じて、それらの式を仮定して利用することです。この記事は、伝送ライン理論を実際のケースに適用し、発生可能な結果を示し、よくある落し穴を避けるソリューションを推奨します。基本形式の標準高速経路は、図1のようになります。高速信号経路で起き得る問題のタイプは、次のとおりです。

• 好ましくない発振
• 波形のリンギング
• オーバシュートとアンダシュート
• 波形の立上り/立下りエッジ上の好ましくないエッジ効果

上記の影響はすべて、多数のタイミング誤差や場合によってはDC誤差さえも取り込むことによって、信号経路を劣化させます。これらの誤差は、次のケーススタディで示されるように、信号経路を最適化することによって回避することができます。

図1は、ソースおよび負荷インピーダンスが抵抗性である回路を示しています。以下の各ケーススタディでは、分析を簡素化するために、これらの抵抗性を維持しています。伝送ラインの特性インピーダンスは通常、Z_Oとして定義されます。理想的には、R_S = Z_O = R_Lです。これらの同じケーススタディでは、50Ωのインピーダンスが使用されます。同様の結果を持つ分析では、任意のインピーダンスを使用することができます。

基本的な伝送ライン理論

伝送ラインには2つの基本的な簡略回路が存在します。

1. 無損失伝送ライン

図2は、無損失伝送ラインを示しています。無損失なのは、損失を作成する抵抗要素が存在しないためです。



無損失および損失性伝送ラインを定義する4つのインピーダンスがあります。

• L = 特性インダクタンス(単位長当り)
• C = 特性容量(単位長当り)
• R = 特性抵抗(単位長当り)
• G = 特性コンダクタンス(単位長当り)


2. 損失性伝送ライン

   R << jωLとG << jωCの場合、RおよびGの損失性項目を無視することができます。これは、図3で行われる前提であるため、図2を参照することのみが必要です。

   

図2の伝送ラインを定義する2つの基本特性があります。

1. 特性インピーダンス(Z_O)。この場合、

; 注：これは実数です。

2. 伝搬時間(τ)。この場合、

   

標準ラインインピーダンス

表1は、一部のコモン線セットアップの一部の標準インピーダンスと伝搬遅延を提供します。

伝送反射

今度は、3つの基本インピーダンスを調べることによって、信号忠実度に対するこの信号経路の影響を調査する必要があります。

1. R_S = 駆動中のソースのソースインピーダンス。これは、アプリケーションに応じて可変です。R_Sは、アプリケーションによっては、50Ω、および75Ωが可能です。フィードバック経路を持つバッファからじかに駆動される場合、10Ω以下が可能です。また、出力がCMOSバッファからの出力である場合、kΩの位数も可能です。
2. Z_O = 信号経路または伝送ラインのインピーダンス。この信号経路も、単線、同軸、マイクロストリップ、またはストリップラインを選択するかどうかに応じて可変です。また、信号経路は、もう1つ非常に重要なパラメータを持ちます。それは、信号が全経路(τ)を横切るために要する時間です。
3. R_L = 負荷。これは負荷です。以下のケーススタディでは、これは抵抗性で、アプリケーションに応じて可変です。

これら3つのインピーダンスパラメータはすべて、さまざまな方法で信号に影響します。各影響は、図4で示されたセットアップを使用して分析されます。このセットアップは、ケーススタディのすべてに使用される基本回路です。

図4で示されるようなセットアップで、2つの反射が発生可能です。1つ目は、ソース反射係数(SRC)、つまりR_SとZ_Oの相互作用です。2つ目は、負荷反射係数(LRC)、つまりZ_OとR_Lの相互作用です。これらの反射係数のそれぞれは、反射される電圧の分数を表し、次のように定義されます。

および

ケーススタディ

以下の4つのケーススタディは、図4のセットアップを参照しています。変化するパラメータは、R_S、Z_O、およびR_Lのみです。

ケース1 (R_S = 0Ω, R_L = ∞, Z_O = 50Ω, τ = 2.5ns)

これらに近い仕様を持つケースの現実の例は、ECL入力を駆動するローインピーダンスバッファです。

図4のジェネレータは、振幅1Vと500psの立上り時間(t_r)のステップパルスを供給します。上記のインピーダンスを持つV_OUTのシミュレートされたプロットは、図5のとおりです。

τ = 2.5ns.">

このセットアップで発生する問題は、出力ノードV_OUTにおけるフル発振です。このケースは、少し現実的ではありません。通常は、ゼロインピーダンスで伝送ラインを駆動することも、無限の負荷を持つこともないためです。ただし、これらに類似したインピーダンスが使用される場合に発生し始める問題を劇的に示す目的を果たしています。

ケース2 (R_S = 10Ω, R_L = 10kΩ, Z_O = 50Ω, τ = 2.5ns)

ケース2は、多少現実的になり、ローインピーダンスバッファ(この場合10Ω)の使用を示し、ハイインピーダンス負荷で50Ω伝送ラインを駆動しています。結果は、図6のとおりです。プロットで示されているように、よく知られたリンギングの問題が、出力ノードV_OUT上で観察されています。リンギングは最終的に静まります。

τ = 2.5ns.">

ケース3 (R_S = 30Ω, R_L = 500Ω, Z_O = 50Ω, τ = 2.5ns)

ケース3は、一部の標準セットアップに非常に類似しています。ここでは、出力バッファは、30Ωのインピーダンスを持ち、伝送ラインは50Ω、負荷は500Ωです。まだ、ケース1および2と同じ試験セットアップですが、発振および/またはリンギングは大幅に緩和されます。図7のプロットに示されるのは、V_OUTノードにおける出力波形のクラシックなオーバシュートとアンダシュートです。

τ = 2.5ns.">

ケース4 (R_S = 50Ω, R_L = 50Ω, Z_O = 50Ω, τ = 2.5ns)

最後に、ケース4は、入力を伝送ラインにマッチングさせ、伝送ラインも出力にマッチングさせる考えを示しています。図8は、V_OUTノードで予期される希望の波形を示しています。発振、リンギング、またはオーバシュートはありません。

τ = 2.5ns.">

ケース結果の検討

1. 検討された4つのケースは、上記に示されたのと類似した問題を発生可能な多数の可能なケースの簡単なサブセットを提示しています。最適な結果を得るには、ソース、伝送ライン、および負荷をマッチングさせる必要があることは明らかです。ただし、これらのマッチングは、上記ケースが提案するよりさらに難しい可能性があります。入念に調べる必要がある領域の一部は次のとおりです。
a.ソース：このソースは、大きい帯域幅においてそのインピーダンスを可能な限りマッチングさせる必要がありますが、これは必ずしも実現可能ではありません。また、ソースはすでに、そのエッジに、マッチングを複雑化させる共鳴、オーバシュート、アンダシュート、ドループなどのアーチファクトを持っている可能性があります。
b.伝送ライン：このラインは通常、PCBトレース、長い同軸ケーブル、単線、またはツイストペアケーブルです。この経路のモデリングは、必ずしも、50Ωのインピーダンスを持つ場合ほど単純ではありません。このモデリングは、インピーダンスの複雑な分配を持つ可能性があり、トレース自身の実際の幾何学によってさらに複雑化する可能性があります。
c.負荷：負荷は必ずしも簡単な抵抗負荷ではありません。この負荷は、より複雑なインピーダンスが結合されており、これも考慮される必要があります。コネクタの追加は、負荷をさらに複雑化します。


2. ソース、信号経路、および負荷を入念にマッチングさせないと、出力におけるフル発振、または悪いリンギング作用から問題が発生する可能性があります。これらの問題は、図5、図6、および図7にわかりやすく示されています。
3. 4つのケースは、取り上げられたリンギングの問題を低減または除去することができることも示しています。これらのケースでは、ローインピーダンスソースの出力にさらにインピーダンスを単に追加し、その出力インピーダンスを増加し、希望の50Ωインピーダンスに近づけることが効果的でした。ハイインピーダンスの終端も、50Ωのインピーダンスの獲得に効果的でした。
4. パルスエッジにおけるリンギングとアーチファクトが波形を変化させる可能性があり、システム性能に大きく影響する可能性があることを認識することが重要です。これらのアーチファクトは、特に、コンパレータの入力に適用された場合に不正確なトリガを引き起こす可能性があります。アーチファクトは、信号経路の遅延も増大させる可能性があります。信号経路の最適化によって、これらの好ましくない影響を低減することができます。

結果の分析と検証

バウンス図

理論的に、「バウンス」図として一般に知られるものを引き出し、上記のすべてのケースの上記の結果を検証することができます。これは、これらの信号が出力でどのように現れるかを深く理解するための有用な練習となります。バウンス図の使用は有用ですが、相当時間がかかり、回路を複雑化すると非常に使いにくくなる可能性があります。最も簡単な方法は、次の｢シミュレーション｣セクションで提案されるSPICE方式です。4つのケースは、多数のSPICEシミュレータの1つを使用してシミュレーションされました。

シミュレーション

信号経路を最適化する最も速い方法は、SPICEタイプのシミュレータの使用です。この回路は、図4に示されるような単純なものが可能です。次の各ポイントに留意することが重要です。

1. 図4に示されるような、ソースの正確なモデルを使用します。ソースの出力部分のみをモデルリングする必要があります。このモデルは、直列抵抗、直列インダクタンス、およびシャント容量を示している必要があります。
2. 図4に示された伝送ラインも、PCBトレース、同軸ケーブル、ツイストペアケーブルなどであるかどうかに関係なく、正確にモデリングする必要があります。
3. 最後に、図4の負荷も、抵抗、インダクタンス、およびシャント容量を反映して高精度にモデリングする必要があります。

ソース、伝送ライン、および負荷をモデリングする優れたツールは、時間領域反射測定(TDR)です。TDRの使用によって、より高精度なモデルを構築することができるように、R、L、およびC構成要素を測定します。

結論

ソース、伝送ライン、および負荷の信号経路全体の入念なマッチングに失敗すると、信号劣化が容易に見られます。これは、上記で検討した4つのケースで示されました。このマッチングが達成されない場合、不測の誤差が予期される可能性があります。また、SPICEタイプのシミュレータの使用、その簡素化したモデリング方法とともに、問題をすばやく示すことができることも示されています。この情報によって、ソリューションが設計され、迅速に検証することができます。

周波数がますます高くなっているため、信号経路全体のモデリングとシミュレーションに重点的に取り組む必要があることが明らかとなっています。これによって、最も高精度で予測可能な結果が保証されます。