HFAN-04.5.5 PLLクロックシンセサイザの電源ノイズ除去の特性評価

要約

このアプリケーションノートでは、PLLベースのクロックジェネレータに対する電源ノイズ干渉の影響について考察します。さらに、結果として生じるDJ (deterministic jitter:確定的ジッタ)を評価するためのいくつかの測定法について説明します。周波数領域のスプリアスを測定することでタイミングジッタの挙動を評価する方法について述べ、その関連性を導きます。実験室でのベンチテスト結果を用いて手法を比較し、実際にリファレンスクロックジェネレータのPSNR (電源ノイズ除去)性能を正確に評価する方法について説明します。

著者

Generic_Author_image

Sharon Wang