ADF4368
ADF4368
Info :
新規設計に推奨
Info :
新規設計に推奨
製品の詳細
お探しの製品ではありませんか
質問する
以下に質問を入力すると、アナログ・デバイセズのナレッジ・ベースからよくある質問の答えを見ることができます。
その他のサポート
よく聞かれる質問(FAQ)
製品モデル
2
1Ku当たりの価格
最低価格:$95.23
特長
- 出力周波数範囲:800MHz~12.8GHz
- ジッタ:30fsRMS未満(fOUT = 9.001GHz、fREF = fPFD = 250MHz、フラクショナル・モードの場合)
- 広帯域にわたる位相ノイズ・フロア:−160dBc/Hz(12.8GHz)
- PLLの仕様
- 正規化された帯域内位相ノイズ・フロア
- −239dBc/Hz:インテジャー・モード、−237dBc/Hz:フラクショナル・モード
- 正規化1/f位相ノイズ・フロア
- −287dBc/Hz:1Hzに正規化
- −147dBc/Hz:1GHzに正規化(10kHz)
- 位相検出器の周波数:625MHz(インテジャー・モード)
- 位相検出器の周波数:250MHz(フラクショナル・モード)
- 25ビット固定、49ビット結合フラクショナル・モジュラス
- リファレンス入力周波数:4GHz
- PFDスプリアス(代表値):−95 dBc
- 正規化された帯域内位相ノイズ・フロア
- 出力遅延の仕様情報
- 温度係数:0.06ps/°C
- 調整ステップ・サイズ:<1ps
- マルチチップ出力位相アライメント
- SYNCピンまたはEZSync方式
- 3.3Vおよび5Vの電源
- ADIsimPLL™ループ・フィルタ設計ツール対応
- 48ピン、7mm × 7mm、LGAパッケージを採用
- 動作ジャンクション温度:−40°C~+125°C
製品概要
ADF4368は、高性能、超低ジッタ、インテジャーNおよびフラクショナルNのフェーズ・ロック・ループ(PLL)です。周波数変換アプリケーションに最適な内蔵VCOを備えています。
この高性能PLLは、−239dBc/Hzの性能指数、正規化された−287dBc/Hzの極低1/fノイズ、および高いPFD周波数を持ち、極めて小さいインバンド・ノイズと統合ジッタを実現できます。ADF4368は、内蔵ダブラなしで800MHz~12.8GHzの範囲の任意の周波数を生成できるため、低調波フィルタが不要となります。Σ-Δ変調器は、ヘルツ周波数分解を可能にする25ビットの固定モジュラスのほか、17ビットの可変モジュラスを備えているため、より分解能が高く柔軟な周波数プランニングを実現します。シングルエンド構成、12.8GHzで9dBmの出力電力と16段階の電力調整機能を備えていることから、様々なアプリケーションで極めて高い利便性を発揮します。
フェーズド・アレイ・レーダーやMassive MIMOシステムなどの多重周波数変換アプリケーションでは、SYNC入力またはEZSync™を使用して、複数のADF4368からの出力を揃えることができます。EZSync方式は、SYNC信号をすべてのデバイスに正確に分配することが困難な状況で使用されます。確定的遅延や遅延調整機能が要求されるアプリケーションに対応するために、リファレンスと出力との間の遅延を1ps未満の分解能で調整することができます。複数のデバイスや温度変化に対してリファレンスと出力との間の遅延が確保されるため、予測可能かつ高精度なマルチチップ・アライメントが実現します。
ADF4368のブロック図は単純です。単純化されたシリアル・ペリフェラル・インターフェース(SPI)レジスタ・マップ、外部SYNC入力、そしてインテジャー・モードとフラクショナル・モードの両方において繰り返し可能なマルチチップ位相アライメントによって開発時間を短縮できます。
アプリケーション
詳細については、アナログ・デバイセズ(ADF_NewProducts@analog.com)までお問い合わせください。
質問する
以下に質問を入力すると、アナログ・デバイセズのナレッジ・ベースからよくある質問の答えを見ることができます。
その他のサポート
よく聞かれる質問(FAQ)
製品モデル
2
1Ku当たりの価格
最低価格:$95.23
{{modalTitle}}
{{modalDescription}}
{{dropdownTitle}}
- {{defaultSelectedText}} {{#each projectNames}}
- {{name}} {{/each}} {{#if newProjectText}}
- {{newProjectText}} {{/if}}
{{newProjectTitle}}
{{projectNameErrorText}}
ADF4368
資料
3
Filters
1つが該当
すべて
すべて
データシート
2
ユーザ・ガイド
1
更新 03/29/2023
English
この基準に合致する結果はありません。フィルタをリセットするか別の用語を検索してください
利用上の注意
アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいはその利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、アナログ・デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するものでもありません。仕様は予告なしに変更する場合があります。本紙記載の商標および登録商標は、各社の所有に属します。
本データシートの英語以外の言語への翻訳はユーザの便宜のために提供されるものであり、リビジョンが古い場合があります。最新の内容については、必ず最新の英語版をご参照ください。
なお、日本語版のデータシートは基本的に「Rev.0」(リビジョン0)で作成されています。そのため、英語版が後に改訂され、複数製品のデータシートがひとつに統一された場合、同じ「Rev.0」の日本語版のデータシートが異なる製品のデータシートとして表示されることがあります。たとえば、「ADM3307E」の場合、日本語データシートをクリックすると「ADM3311E」が表示されます。これは、英語版のデータシートが複数の製品で共有できるように1本化され、「ADM3307E/ADM3310E/ADM3311E/ADM3312E/ADM3315E」(Rev.G)と改訂されたからで、決して誤ってリンクが張られているわけではありません。和文化されたデータシートを少しでも有効に活用していただくためにこのような方法をとっておりますので、ご了解ください。
ドキュメント
ドキュメント
参考資料 4
ソリューション・カタログ 1
Analog Dialogue 2
ビデオ
1
設計リソース 2
製品モデル | ピン/パッケージ図 | 資料 | CADシンボル、フットプリント、および3Dモデル |
---|---|---|---|
ADF4368BCCZ | 48-Terminal Land Grid Array [LGA] (7mm x 7mm) |
|
|
ADF4368BCCZ-RL7 | 48-Terminal Land Grid Array [LGA] (7mm x 7mm) |
|
- ADF4368BCCZ
- ピン/パッケージ図
- 48-Terminal Land Grid Array [LGA] (7mm x 7mm)
- 資料
- HTML Material Declaration
- HTML Reliablity Data
- CADシンボル、フットプリント、および3Dモデル
- Ultra Librarian
- SamacSys
- ADF4368BCCZ-RL7
- ピン/パッケージ図
- 48-Terminal Land Grid Array [LGA] (7mm x 7mm)
- 資料
- HTML Material Declaration
- HTML Reliablity Data
- CADシンボル、フットプリント、および3Dモデル
- Ultra Librarian
- SamacSys
ソフトウェアおよび製品のエコシステム
ソフトウェアおよび製品のエコシステム
コンパニオン製品 9
製品モデル | 製品ライフサイクル | 詳細 | ||
---|---|---|---|---|
LDOリニア電圧レギュレータ1 |
||||
新規設計に推奨 |
20V、500mA、超低ノイズ、超高PSRRのリニア・レギュレータ |
|||
クロック生成デバイス1 |
||||
最終販売 |
11 の出力を備えた、JESD204B/JESD204C をサポートする超低ジッタ 4.5 GHz PLL |
|||
クロック分配器 (クロック・ディストリビューション)3 |
||||
最終販売 |
低位相ノイズ、トリプル出力クロック分配分周器/ドライバ |
|||
最終販売 |
11 の出力を備えた、JESD204B/JESD204C をサポートする超低ジッタ 4.5 GHz クロック分配器 |
|||
最終販売 |
超低ジッタ、7.5 GHz、11 出力ファンアウト・バッファ・ファミリー |
|||
高速コンパレータ(伝播遅延100ns未満)1 |
||||
|
位相ノイズの小さいデュアル出力バッファ/ドライバ/ロジック・コンバータ |
|||
正電圧のリニア電圧レギュレータ(LDO)3 |
||||
新規設計に推奨 |
20V、1A、超低ノイズ、超高PSRRのVIOC制御搭載リニア電圧レギュレータ |
|||
新規設計に推奨 |
リニア・レギュレータ(LDO)、800m、出力電圧調整可能、超低ノイズ / 高PSRR |
|||
新規設計に推奨 |
リニア・レギュレータ(LDO)、800 m A、超低ノイズ/高PSRR |
評価用キット
評価用キット 1
EVAL-ADF4368
ADF4368(VCO内蔵、マイクロ波広帯域シンセサイザ)の性能評価
製品の詳細
EV-ADF4368SD1Zでは、フェーズロック・ループ(PLL)用の電圧制御発振器(VCO)を内蔵したADF4368分数周波数シンセサイザの性能を評価できます。EV-ADF4368SD1Zの写真は、ユーザ・ガイドの図1を参照してください。EV-ADF4368SD1Zには、VCOを内蔵したADF4368周波数シンセサイザ、USBインターフェース、電源コネクタ、オンボード・リファレンス発振器、伝搬遅延キャリブレーション・パス、およびSMA(Subminiature Version A)コネクタが含まれています。出力は50Ωの伝送ラインとACカップリングされており、50Ωインピーダンス測定器の駆動に適しています。EV-ADF4368SD1ZにはSDP-Sボード(このキットには含まれていません)が必要です。SDP-Sによって、ACEソフトウェアを使用したEV-ADF4368SD1Zのソフトウェア・プログラミングが可能になります。
ADF4368周波数シンセサイザの完全な仕様は、アナログ・デバイセズから入手できるADF4368のデータシートに記載されています。EV-ADF4368SD1Z評価用ボードを使用する際は、このユーザ・ガイドと併せてADF4368のデータシートを参照してください。
最新のディスカッション