新しいデータ変換素子、時間連続型シグマデルタ（CTΣΔ）A/Dコンバータ
新しいデータ変換素子、時間連続型シグマデルタ（CTΣΔ）A/Dコンバータ
藤森弘己 著
日経エレクトロニクス 『アナログ強化塾 連続時間方式のΔ∑型A-D変換器、今、注目される理由』
第7回／2009年7月13日号 第8回／2009年8月10日号 掲載
- アナログ・デジタル・コンバータの性能レンジ
- シグマデルタ・モジュレータとA/D変換のSN比
- 時間離散型シグマデルタ・A/Dコンバータと時間連続型シグマデルタ・ADコンバータ
- 時間連続型シグマデルタ・A/Dコンバータの内部回路
- 時間連続型シグマデルタ・A/Dコンバータの実際
- 時間連続型シグマデルタ・A/Dコンバータの応用と今後
- 参考文献
アナログ信号とデジタル信号を結ぶデータ変換器の歴史は、変換アーキテクチャ開発とそれを実現するための半導体プロセスを含む電子部品技術開発の相互作用でした。特にトランジスタをはじめとする半導体の実用化以降、さまざまな変換アーキテクチャが提案され、実際にその価値を市場で試されてきました。現在、一般的に多く使用されているアナログ･デジタル変換器（A/Dコンバータ）のアーキテクチャは、次の5種類が主流になっています。
- 多重積分型A/Dコンバータ
- シグマデルタ型A/Dコンバータ
- 逐次比較型（SAR型）A/Dコンバータ
- サブレンジング型（あるいはパイプライン型）A/Dコンバータ
- パラレル・フラッシュ型（あるいは並列型）A/Dコンバータ
このほかにも、フォールディング・アンプを使用したビットシリアルのパイプラインA/Dコンバータなどが、高速A/D変換に使用されています。このようにいくつもの回路構成が並存しているということは、逆に言えば一方式で済むオールマイティな解決策が無いということでもあります。上の表は、上から変換速度の遅い順に並べてありますが、その分解能やダイナミック・レンジは、逆に上に行くほど一般的に優れています。A/Dコンバータの性能指標としては、この変換速度と変換精度（分解能とダイナミックレンジ）が大きなものです。このふたつのファクターを軸とした、各方式のポジションを図1に示します。縦軸に分解能、ダイナミック・レンジをとり、横軸に変換速度あるいは出力データレートを示しています。
図1. A/Dコンバータの分解能と変換レート
この図には示してありませんが、これらのコンバータの消費電力の低減は、近年の大きな課題でもあります。高性能と低消費電力を両立するコンバータ・アーキテクチャが求められているのです。この図の高速側において、逐次比較型（SAR型）とサブレンジング／フラッッシュの中間に位置するデバイスが、やや手薄になっていることが分かります。もちろんサブレンジング型で変換速度を落として、SAR型のレンジにすることも可能ですが、やはりSARの低消費電力や低ノイズ特性にはかないません。この性能レンジは、最近要求の高まってきている部分です。ここで解説する時間連続型シグマデルタ・A/Dコンバータは、サブレンジング型とSAR型の特長を合わせもち、両者の間を補間する、低消費電力と高速・広帯域性能を実現することが可能です。以下に、このコンバータ･アーキテクチャの概要、特長、技術等について解説します。
シグマデルタ・A/Dコンバータは図2に示すようにループ・フィルタと低分解能のA/Dコンバータ（1ビットの場合はアナログ・コンパレータ）、D/Aコンバータを組み合わせて、シグマデルタ・モジュレータを構成し、その出力をデジタルのデシメーション・フィルタ（データ間引きのLPF）に通して分解能を上げるという動作を行っています。シグマデルタ・モジュレータとは、デジタル・デシメーションをする前の段階までの信号処理回路のことです。
図 2. シグマ・デルタ・A/Dコンバータ
この際にコンバータとして実用的な性能を得るために、オーバーサンプリングとノイズ・シェーピングというふたつの重要な技術を組み合わせていることはよく知られています。後で説明がありますが、時間連続型のA/Dコンバータも時間離散型A/Dコンバータも、先に述べたループ・フィルタなどの機能ブロックを組み合わせ、オーバーサンプリングとノイズ・シェーピングの技術を使って高精度のコンバータを実現するという考え方は、全く同じなのです。 ただ信号経路の違いにより、その特長の相違点が出てくるのです。
コンバータとしての実用的な性能ということについては、いくつかの指標がありますが、変換精度を表すものとしてリニアリティなどのDC精度と、AC信号の変換精度を表すSN比というスペックがあります。多くの場合扱う信号はAC信号なので、ここではSN比に注目します。
アナログ信号とデジタル信号を相互に変換するときに、必ず起こる現象がふたつあります。 それは、折り返し（エリアシング：Aliasing）と量子化ノイズの発生です。図3に示すように、時間的に無限小の分解能を持つアナログ信号を離散的な時間でサンプリングすることにより、そのサンプリング周波数fsの1/2の倍数で区切られる帯域（ナイキストゾーンと呼ばれます）に折り返しという現象が発生します。各ゾーンに存在する成分が、コピーされて他のゾーンに現われる現象で、これらのゾーンに存在する外部ノイズや、信号の歪成分がベースバンド帯域の中に折り返されてSN比を劣化させます。この影響を低減させるため、A/Dコンバータの入力にアンチ・エリアス・フィルタ（LPFあるいはBPF）が付加されます。 この現象を逆に積極的に利用したものが、アンダーサンプリングによる周波数変換です。これは、ベースバンド以外の高い周波数ナイキストゾーンにある信号を、低い周波数でサンプリングし、折り返しにより信号を低い帯域へ変換する信号処理です。 また、振幅方向に無限小の分解能を持つサンプリングされた信号を有限分解能のデジタル値に変換する量子化の過程で、量子化ノイズが発生します。量子化の分解能（レゾリューション： Resolution）が細かければ、この量子化ノイズのフロアも低くなり、SN比が向上します。リニアなNビット分解能システムの理論的なSNは、次のように表されます。この式を使えば、1ビットA/DコンバータのSN比は、最高でも7．78dBになることが分かります。
SN（dB）＝6.02×N＋1.76
なおこの式は、Nについて解くとN＝（SN－1．76）／6．02となりますが、これはコンバータの有効ビット（ENOB：Effective Number Of Bit）と呼ばれています。 例えば正弦波入力のときのA/Dコンバータ出力をFFT変換し、その結果から信号とノイズの比を求めると、この式を用いて有効ビットを計算することができます。この有効ビットは、コンバータのAC信号時の変換精度とみなすことができます。
いずれの現象もオリジナルのアナログ信号とは異なる要素、すなわちノイズを付け加えることになります。シグマデルタA/Dコンバータも、当然これらの影響を逃れることはできません。
図3. サンプリングによる折り返しの発生
信号faを周波数fsでサンプリングすると、fs,2fs,3fs・・・を中心としてfs±fa,2fs±fa・・・というイメージがノズも含めてコピーされます。
先に述べたオーバーサンプリング技術は、折り返しによるノイズの混入を防ぐフィルタの設計を簡略にし、ノイズ・シェーピング技術は、発生する量子化ノイズをナイキスト帯域内で偏在させ、後段のデジタル・フィルタ処理で、その大部分を取り除けるようにします。A/Dコンバータのコアが１ビットであると、そのSN比は理論的に7.76dBですが、これらの技術とデジタル・フィルタリングにより変換結果のSN比を向上させ、ダイナミック・レンジや高精度を確保しています。（図4参照）
図4. サンプリングによる折り返しの発生
3．時間離散型シグマデルタ・A/Dコンバータと時間連続型シグマデルタ・A/Dコンバータ
現在市場に紹介されているシグマデルタ・A/Dコンバータは、入力にスイッチド・キャパシタによるサンプリング回路を使用した時間離散型 （DT: Descrete Time）シグマデルタ・モジュレータというアーキテクチャを採用しています。これは図5に示したように、アナログ入力はまずサンプラー（コンデンサとスイッチ）により離散的にサンプリングされます。そのためここで折り返し、エリアシングが生じるので、帯域外の不要ノイズの混入を防ぐため、アンチ・エリアス・フィルタ（AAF）が入力に付加されます。なおオーバーサンプリングにより、このフィルタのロールオフ特性に関する要求は、緩和されます。この後、信号は積分器を通り量子化されます。時間離散型のアーキテクチャでは、折り返しと量子化ノイズが発生する場所が、回路内で異なります。
図5. 時間離散型シグマ・デルタ・A/Dコンバータ
時間連続型モジュレータは、アナログ入力に対するサンプラーは無く、連続信号を扱うループ・フィルタ（積分器）に入力が直接接続されています。従って時間連続モジュレータでは、量子化ノイズや折り返しは、どちらもA/Dコンバータの部分で発生します。これが時間離散型と大きな違いです。（図6参照） 図の中では、時間連続型フィルタに積分器がもちいられていますが、それ以外にRCフィルタなどのフィルタエレメントが使用できます。
図6. 時間連続型シグマ・デルタ・A/Dコンバータ
このようにアナログ入力にサンプリング回路が接続されていないと、時間離散型コンバータに比べて、サンプリングコンデンサの切り替えによるトランジェント電流が発生しないので、入力は単純な抵抗性の負荷となります。このため、コンバータの駆動回路への負担や、性能要求が緩和されます。場合によっては、駆動アンプは不要になります。
時間連続型シグマデルタ・A/Dコンバータは、ループ・フィルタの後でサンプリングと量子化を行います。そのため入力部では、折り返しが発生しません。後段のA/Dコンバータの部分で量子化ノイズと折り返しが発生することになりますが、この折り返しによるノイズは、フィードバックを通し入力に戻ります。 そこでノイズのシェーピング回路とデジタル・フィルタの効果で、量子化ノイズと同じようにアッテネートされます。 時間離散型の場合は、この入力点でのサンプリングにより折り返しが発生し、帯域外ノイズを信号帯域に折り返してくる危険があるので、どうしてもその前段にアンチ・エリアス・フィルタ（AAF）が必要になります。時間連続型シグマデルタA/Dコンバータでは、条件によってはこのAAFが不要になります。図7は、2次の時間連続型シグマデルタA/Dコンバータの構成を示したものです。
図7. 2次の時間連続型シグマ・デルタ・A/Dコンバータ |
図8. 2次の時間連続型シグマ・デルタ・A/Dコンバータの特性 |
また図8は、この構成での伝達特性を示したものです。 NTFは量子化ノイズの伝達特性、STFは信号の伝達特性です。後段A/Dコンバータのサンプリング周波数はfsです。量子化ノイズの特性NTFは、fs/2の帯域までですが、信号の伝達特性STFは、広帯域まで広がっています。このfs/2以上の帯域では、信号がアッテネートされるだけではなく、fsの倍数のポイント近傍ではほぼゼロまで減衰されます。この特性は2次のフィルター構成のものですが、より高次の回路構成や高いオーバーサンプリング比であれば、この帯域外信号のアッテネーション比率がより大きくなり、実用領域でAAFを必要としないA/Dコンバータ・システムが可能になります。
ここまで書いてくると、時間連続型シグマデルタ・A/Dコンバータのアドバンテージが目立つようですが、時間離散型シグマデルタ・A/Dコンバータに対して全てにおいて優位であるわけではありません。サンプリング･レートの制限と帯域外の信号に対する感度に、技術的な課題を抱えています。 時間離散型シグマデルタ・A/Dコンバータのループ・フィルタ係数は、スイッチド・キャパシタの容量比により規定され、サンプリング・レートはその最高速度まで任意に設定できます。 ところが時間連続型シグマデルタ・A/Dコンバータの場合、係数はRとCの時定数と、サンプリング時間の比になります。そのため精度の高いフィルタ回路係数を実現しようとする場合、半導体プロセスのばらつきなどを修正し、サンプリング･レートを変えた場合の整合をとるための補正回路が必要になります。その場合サンプリング・レートは、補正できるレンジに制限されてしまいます。また時間連続型シグマデルタ・A/Dコンバータは、内部にフィードフォワード回路を使用しています。
この影響で帯域外での周波数レスポンスにピークを持っています。このため、この部分に不要信号が存在するとその影響を受けてしまうということがあります。
ここに述べてきた時間連続型シグマデルタ・A/Dコンバータの基本部分について、以下にまとめます。
時間連続型シグマデルタ・A/Dコンバータは、
- 一般的な時間離散型シグマデルタ・A/Dコンバータと同じようにオーバーサンプリング、ノイズ･シェーピング、デジタル・デシメーションなどの技術を使用して、高精度のAD変換を実現しようとするものです。
- 入力は、時間連続型のループ・フィルタ（アナログ・フィルタ）に接続されるため、スイッチング･トランジションの影響をうけず、駆動回路が簡単になります。
- サンプリングと量子化は、ループ・フィルタの後で行われ、折り返しによるノイズと量子化ノイズは、一ヶ所で起こります。時間離散型シグマデルタ・A/Dコンバータの場合は、異なる二ヶ所でこの現象が発生します。
- 量子化ノイズはノイズ・シェーピングにより偏在されますが、同じメカニズムで折り返しによる帯域内ノイズは抑圧されます。そのためアンチ・エリアス・フィルタが不要になる場合があります。
- ループ・フィルタの最適化のため、サンプリング・レートに規定があります。
- 高速アナログ回路部分がサブレンジング型に比べてすくないので、同じ程度の性能レベルであれば、低消費電力になります。
- 広いダイナミック・レンジや高精度が、時間離散型シグマデルタ・A/Dコンバータと同じように実現可能です。低電力で、高速・高分解能のA/Dコンバータが可能です。そのため可変ゲインアンプや、AGCアンプを省くことができる場合があります。
- CMOSプロセスによる回路構成が可能です。
時間連続型シグマデルタ・A/Dコンバータの基本回路構成は、入力のループ・フィルタとその後段のサンプリング／量子化用A/Dコンバータ（EncoderあるいはQuantizer）とその出力をアナログにするD/Aコンバータ、そしてデジタル・フィルタです。図9は、デジタル・フィルタを除いた時間連続型シグマデルタ・モジュレータのブロック図です。
図9. 時間連続型シグマ・デルタ・モジュレータ
入力のループ・フィルタは、シングル・ループの5次の回路で、フィードフォワード回路とフィードバック回路が組み合わされています。一段目のgm段は、低ノイズの設計となっていてゲインはとっていません。 残りの4段は高速動作を実現しています。 またループ・フィルタにはフィードフォワードを効果的に使用し、積分器に要求されるリニアリティ性能を緩和しています。フィードバックは、DAコンバータを通して行われます。図の電流スイッチング型DACであるIDAC1・IDAC2スイッチングキャパシタ型DACのVDACです。量子化を実行するA/Dコンバータは、1ビットではなくマルチビットを使用しています。
フィードバックにDACを用いているため、そのノンリニアリティの改善とそれによる高SFDR化の目的で、一般のシグマデルタと同じように、シャッフリングという技術を使用しています。多くは、デジタル的にADCとDACの間でシャッフリングを行っていますが、この時間連続型シグマデルタ・A/Dモジュレータでは、非常に高いサンプリング・レート（数100MHｚ以上）を用いているので、このような回路による信号再構成のための時間に余裕がなくなります。そこで時間連続型シグマデルタ・A/Dコンバータでは、量子化エンコーダ（フラッシュA/Dコンバータ）のコンパレータ出力をシャッフルするのではなく、コンパレータ入力をエレメント・ローテーションと呼ばれるマトリクス回路でシャッフルする方法を用いています。
図10. 量子化コンパレータ入力のシャッフリング回路
このマトリクスは、量子化エンコーダのサーモメータ出力とアキュムレータ、バレル・シフターなどのロジックを用いて制御されます。 以上は時間連続型シグマデルタ・A/Dコンバータの核心部分になる、時間連続型シグマデルタ・モジュレータ部分についての説明ですが、この量子化エンコーダ（フラッシュA/Dコンバータ）の出力は、後段のデジタル信号処理へ送られ、デシメーション（周波数間引き）が行われ、より高分解能のデータに変換されることは、時間離散型シグマデルタ・A/Dコンバータの場合と同じです。これらの回路の詳細について知りたい方は、ISSCC（IEEE, International Solid State Circuit Conference）2008のSession27の6を参照してください。
以上の回路は、0．18µmのCMOSプロセスを使用して作られていて、そのチップサイズは、およそ1mm×0．7mmという小さなものです。 CMOSを使えることは、コストなどの面でメリットがありますが、これ以上プロセス・ルールを小さくしても、デバイスのブレークダウンが低くなり、扱える信号のダイナミック・レンジが小さくなるというデメリットが大きくなります。 しかし高速動作を優先させる場合などには、よりジオメトリの小さいプロセスを用いる可能性があります。
時間連続型シグマデルタ・A/Dコンバータの考え方や回路方式は、最近考案されたものではなく、以前より提案されていたものです。 回路アーキテクチャのキーポイントの一つは、リニアティが良い積分器の実現方法で、CMOSトランジスタがやや不得手としているリニア・アンプの設計技術です。この技術的な解をもって実用化されたデバイスが、いくつか市場に紹介され始めています。一例として、アナログデバイセズ社（以下ADI社）のAD9262（デュアル）は、すでにサンプル数量の供給が2008年末より始まっているものです。 性能的な特徴は以下の通りです。また内部ブロッ クを図11に示します。
図11. AD9262 デュアル時間連続型A/Dコンバータブロック図
- 16ビット出力分解能 30MSPS～160MSPS出力データレート
- サンプリング周波数640MSPS max
- 入力抵抗 1KΩ
- 入力帯域 2．5MHz／5MHz／10MHz
- sＮ比＝82．5dB、SFDR＝87ｄBc ＠10MHz、NF＝15ｄB
- 消費電力 675mW（デュアル）
- デシメータ出力にはサンプルレート・コンバータ付き
時間離散型と同じく、信号のサンプリング周波数は入力帯域や出力のデータレートより高い値で、オーバーサンプリングしています。 ここで入力帯 域というスペックは、サンプリング・クロックの周波数の関数ではなく、リニアなループ・フィルタ（リニア積分器）の係数により決まります。 入力帯域はク ロックやレジスタ設定ではなく、ハードウェアで決まります。この帯域外のノイズ、例えば歪みによる高調波などは、先に述べた理由でアンチ・エリアス ・フィルタがなくても制限、抑圧されます。 その様子を図12に示します。 また入力インピーダンスが、クロック周波数などにかかわらず一定（1 KΩ）の抵抗性を示すことが、特徴です。
図12. AD9262の出力FFTプロット例
これらの図は、A/Dコンバータのシングルトーン変換出力をFFTプロットしたのもので、サンプリング周波数640MHｚ、データレート40MSPSでの性能です。各入力周波数に対応した信号スペクトルが、量子化ノイズ・フロアの上に立ち上がって見えていますが、そのノイズ・フロアが一般的なA/DコンバータのFFTプロットと少し異なっています。 例えば入力帯域が2．5MHｚのデバイスのプロットでは、その2．5MHｚのところに段差があり、ノイズ・フロアがおよそ20ｄB低下しています。5MHｚあるいは10MHZのデバイスでも、それぞれの周波数で約20ｄBノイズが低下しています。これは、入力のループ・フィルタによる効果で、このフィルタの帯域外のノイズが低減されてしまうからです。 したがって、量子化ノイズだけでなく、この帯域にあるほかのノイズや高調波、その折り返しイメージ（ノイズ）も同じように低減されます。 このためアンチ・エリアス・フィルタに対する要求は、大きく緩和になります。 ただし帯域内の高調波やノイズについては、ほかのA/Dコンバータと同じように結果に現われます。
サンプリング・クロックの周波数は、640MSPSで最適化されています。このクロックを外部より直接入力し、コンバータを駆動することも可能ですが、低い周波数の外部クロックの場合は、内部にPLLを用いた周波数マルチプライヤを内蔵し、これにより内部でクロックを640MHｚにあわせることも可能です。 出力のデータレートは、サンプリング・クロックとデシメーション･フィルタの関係で決まります。 デシメーション比は1：16固定なので、640MHｚのサンプリング周波数に対し出力のデータレートは、40MSPS固定になります。 このままでは、出力データレートには柔軟性がないため、この後段にデジタルのサンプルレート・コンバータを併用し、クロック、デシメーション比が固定でも出力データレートを18．4MSPS～160MSPSの範囲で可変にすることができます。 多くのシグマデルタ・A/Dコンバータは、デシメーションフィルタがプログラマブルで、このなかで出力データレートデータを可変にしていますが、これを実現するには、デシメーションフィルタの係数により、そのレスポンスをイコライジングする係数を設定しなければなりません。 この複雑さと、広いデータレート・レンジを確保するため、この構成をとっています。 出力には、内部のデジタル・パイプライン・ディレイ処理のため、レイテンシィが存在します。 外部よりのクロックに対する低ジッタ性能の要求は、他方式の高速・高精度コンバータの場合と変わらず、高い精度が要求されます。 このレベルの性能を確保するためには、クロックのジッタを1pS rms以下に抑えるべきです。
このようにみてくると、時間連続型シグマデルタ・A/Dコンバータは、クロックの設計とアンチ・エリアス・フィルタに関する特性、入力インピーダンス、入力帯域の特性などの他のコンバータとの違いに注意して使用するコンバータといえます。 これらの特徴に注意してシステムに使用すれば、逐次比較型A/Dコンバータより高速な、高分解能システムを低電力で構成することができます。
高速、高精度のA/Dコンバータは、多くのアプリケーションで使用されますが、特にデュアル・タイプのコンバータの応用として通信機器の受信機内で使われることが多くなってきています。 図13のようにIQ信号の復調を行う回路では、I （In phase）とQ（Quadorature Phase）の信号を同時にAD変換する必要がありますが、その際二つのA/Dコンバータの特性がそろっている必要があります。 特にゲインエラーは、そのチャンネル間のトラッキングが直接出力データのエラーレートにかかわるので重要です。
図13. デュアル時間連続型A/Dコンバータによる受信復調回路
デュアルの時間連続型シグマデルタ・A/Dコンバータを使用すると、IQチャンネル間の特性が良くそろい、温度特性もよくトラッキングした回路を構成することができます。高分解能による広いダイナミック・レンジが確保できるので、信号を調整する可変ゲインアンプの必要性が下がります。 また先に説明したように、コンバータの駆動回路（ドライブ・アンプやアンチ・エリアス・フィルタなど）が簡単に、あるいは省くことができるので、回路の小型化、簡易化が実現できます。 図13の点線部分が、この簡略化できる可能性がある回路ブロックです。複素面での信号を扱うアプリケーション、例えばレーダーなどにも使用できると考えられます。
時間連続型シグマデルタ・A/Dコンバータは、時間離散型シグマデルタ・A/Dコンバータと同じように、AD変換する信号のポイントを、逐次比較型A/Dコンバータのように決め打ちすることはできません。 逐次比較型やフラッシュ型などでは、変換スタートの信号タイミングで、信号を取り込み、そのポイントのデジタル値を出力しますが、時間連続型シグマデルタ・A/Dコンバータは、常にサンプリング動作を繰り返し、変換データはマスタークロックに同期したクロックで常に出力されています。 そのため、信号の変換位置が重要なアプリケーションには向きません。 サブレンジング型は、常に変換を続けているということは似ていますが、クロックひとつに対してひとつの変換データが出力されるので、少し工夫をすれば変換スタートの位置を合わせることはできます。
時間連続型シグマデルタ・A/Dコンバータは、回路アーキテクチャは以前より考案されていたものの、実際に半導体回路として実用化されつつあるのは、ごく最近のことです。 逐次比較型A/Dコンバータとサブレンジング型A/Dコンバータの間に位置し、高速、高分解能、低消費電力という特長を生かして、今後応用分野を広げていく可能性があります。 先にも述べたように、このアーキテクチャによるチップは、非常に小型化できる可能性を持っています。 そのため、より高度な後段のデジタル信号処理回路や周辺の回路をチップ上に取り込んだチップへの展開が考えられます。 ただしデバイスそのものは、デジタルリッチな構成ですが、ループ・フィルタのような高度のアナログ回路技術も求められます。今後はこの部分の改良による広帯域化、広ダイナミック・レンジ化が求められてくるでしょう。 変換速度の点では、下から逐次比較型A/Dコンバータが、新技術の開発とともに追ってきます。また現在の技術で、時間連続型シグマデルタ・A/Dコンバータが逐次比較型に劣る部分は、低ノイズ動作です。 プロセスの微小化がすすめば、高速変換が可能になりますが、それによる低電圧化は逆にダイナミック・レンジを圧迫します。高速化のために、より高速のプロセスを使用すると、ダイナミック・レンジの減少で低ノイズ化にネガティブな影響を与えるというジレンマがあります。これをどのようにするかが今後の課題です。
より高速なサブレンジング型A/Dコンバータとくらべると、この方式は低消費電力というメリットがあります。 このアドバンテージを維持しながら、使いやすさを求めてゆくと、A/Dコンバータの選択肢のひとつとして定着させることができるでしょう。
7. 参考文献
ISSCC 2008、Session 27-6
Analog Digital Conversion, Analog Devices Inc. 2004, ISBN 0-916550-27-3