TNJ-049:LTspiceでアクティブ・フィルタのノイズ解析(前編) LTspiceのノイズ・シミュレーション方法とアクティブ・フィルタのノイズ・ソースを探る

はじめに

とある日、とある方と、とあるメールのやりとりをしていました。その話題は「アクティブLow Pass Filter(LPF)のノイズ特性」についてでした。「アクティブ・フィルタには色々な方法がありますよね。代表的なものがサレン・キー型や多重帰還型ではないかと思います」「しかし改めて考えてみると、それぞれでノイズ特性はどうなるんでしょうかね」そんなメールのやりとりでした。

フィルタは余計な信号を除去するものですが、アクティブ・フィルタを構成した場合に、アクティブ・フィルタ自身からノイズ、そして周辺に使用する抵抗素子からもノイズ(サーマル・ノイズ:熱雑音)が発生し、それが結果的にフィルタ特性に影響を与えることがあります。フィルタすべきフィルタさんが、自分でノイズを出してはいけません…。

そこでLTspiceを使ってそれぞれのノイズ特性について考察してみたくなりました。

 

まずOP アンプ回路でのノイズ解析の考え方を示す

 

OP アンプ自体のノイズ・モデル

まずOP アンプのノイズ・モデルについて説明します。OP アンプは図1 のように非反転入力(+)と反転入力(-)の2 入力になっていますが、

  • 電圧性ノイズは、+(もしくは-)の端子に直列に接続されている電圧源としてモデル化
  • 電流性ノイズは、+と-のそれぞれの端子からグラウンドに並列に接続されている電流源としてモデル化

つまりモデル化されたノイズ・ソースは3つあり、

  1. 電圧性ノイズ
  2. 非反転入力(+)に流れる電流性ノイズ
  3. 反転入力(-)に流れる電流性ノイズ

になります。この1) ~ 3)はそれぞれ「無相間」の電圧/電流の変化です。無相関とはそれぞれの信号波形形状が全く関係なく変化していることをいいます。

 

抵抗からはサーマル・ノイズが生じる

図2 のように空気中に抵抗を置いておくだけで、抵抗器内で生じるブラウン運動(微粒子が温度でランダムに振動する振る舞い。運動変位量は絶対温度に比例します)により、サーマル・ノイズ(電圧)が生じます。これはジョンソン・ノイズとも呼ばれます。サーマル・ノイズ電圧は

𝑉𝑁 = √4𝑘𝑇𝐵𝑅

で表すことができます。ここで

図1. OP アンプのノイズ・モデル(TNJ-005 の図1 再掲)
図1. OP アンプのノイズ・モデル(TNJ-005 の図1 再掲)
図2. 空気中に抵抗を置いておくだけでサーマル・ノイズが生じる
図2. 空気中に抵抗を置いておくだけでサーマル・ノイズが生じる
  • 𝑘はボルツマン定数(1.38×10−23J/K)
  • 𝑇は抵抗器周辺の絶対温度(27°Cで300K)
  • 𝐵は矩形フィルタで帯域制限した帯域幅(単位は [Hz])
  • 𝑅は抵抗器の抵抗値(単位は [Ω])

です。電子回路では、𝐵 = 1Hz として単位帯域幅あたりの電圧密度で表すことが多く、たとえば1kΩ の抵抗器で発生するサーマル・ノイズ電圧量は、1Hz あたりで4.07nV/√Hz になります。

ノイズ電圧実効値(全ノイズ)を得る場合は、帯域幅𝐵は平方根で効きますので𝐵= 10kHzならば、ノイズ電圧実効値は407nVRMS(RMSは実効値の意味)になります。

 

OPアンプ回路でのノイズ・ソース3要素

このようにOPアンプ回路「全体」におけるノイズ・ソースは

  • OPアンプの電圧性ノイズ
  • OPアンプの電流性ノイズ
  • 抵抗のサーマル・ノイズ

となります。OPアンプの入力換算ノイズは、図3のように、これらの要素から

  • OPアンプの電圧性ノイズは、そのまま
  • OPアンプの電流性ノイズは、それぞれの入力端子に接続される抵抗に電流性ノイズが流れることで生じる電圧降下(電圧量に変換されることになります)
  • 抵抗のサーマル・ノイズは、周囲のRLC素子で分圧を受け、それで決まるOPアンプそれぞれの入力端子に生じる電圧

となり、これらを「電力の足し算, RSS; Root Sum Square」で合成したものが、全入力換算ノイズ量になります。

OPアンプ出力に現れるノイズ量は、この入力換算ノイズ量を「ノイズ・ゲイン」倍したものとして得られます。これも図3に示します。ノイズ・ゲインとは回路を非反転増幅回路として考えたときのゲインで、実際に回路を構成して得られる動作ゲインとは別のものです。

回路全体のノイズ・モデルとノイズ・ゲインについてより深く踏み込んでいくと、それこそ複数の技術ノートの分量となってしまいますので、ここでは簡単にその考え方のみを示しました。OPアンプのノイズ解析の考え方については、TNJ-005でも紹介していますが、稿をあらためて詳解してみたいなとも思っております。

なおノイズ・ゲインについては、サレン・キー型LPFでのノイズ・ゲインのシミュレーション・モデルとして、中盤の図11に示します。

図3. OPアンプの入力換算ノイズが ノイズ・ゲイン倍されて出力に現れる
図3. OPアンプの入力換算ノイズが ノイズ・ゲイン倍されて出力に現れる
図4. サレン・キー型LPF(カットオフ周波数1kHz)
図4. サレン・キー型LPF(カットオフ周波数1kHz)
図5. 図4の回路の 𝑄値ごと(𝑄 = 4, 3, 2, 1, 1/√2, 0.5)による 入出力振幅伝達特性
図5. 図4の回路の 𝑄値ごと(𝑄 = 4, 3, 2, 1, 1/√2, 0.5)による 入出力振幅伝達特性

 

LTspiceでノイズ特性をシミュレーションする方法

 

まずはLPFとしての振幅伝達特性を確認する

図4にサレン・キー型LPFのフィルタ特性を確認するシミュレーション回路図を示します。カットオフ周波数𝑓0 = 1kHz、𝑅 = 1kΩ、𝑄 = 4, 3, 2, 1, 1/√2, 0.5として、LTspiceの.stepコマンドという、パラメータを変化させて複数回のシミュレーションを実行できる便利な機能を用いています。ここで𝑄は回路の𝑄値(Quality Factor)というものです。高次のアクティブ・フィルタ(切れのいい、という意味)では、𝑄値の異なる図4のフィルタ回路をカスケード(従属)に接続していき、多段フィルタとして目的の特性を実現します。この「カスケード(従属)接続」というのが、実は…、この「アクティブ・フィルタのノイズ解析」という技術ノート・シリーズでの最終ゴールともいえる話題なのでした。

図5に入出力振幅伝達特性に相当する、VOUT出力をACシミュレーションで得た結果(このLPFの伝達関数になります)を示します。𝑄 = 1/√2を超えると振幅伝送特性にピークが生じています。

 

同じ回路でノイズ特性を確認する方法は

つづいてこの図4の出力ノイズ密度スペクトルをシミュレーションする回路を図6に示します。ここではLTspiceのノイズ解析(Noise Analysis)シミュレーション方法も含めて説明します。ノイズ解析の設定画面を図7に示します。端子VOUTでの出力ノイズ電圧量〔SPICEで出力ノイズを表すために一般的に用いられるパラメータ記号は、onoise_spectrumです。LTspiceでもV(onoise)という記号になります〕を得るため、OutputのところはV(VOUT)とします。電圧量を得るためにV( )という関数を入れます(電流量を得るならI( )とします)。

また入力換算ノイズ〔SPICEで入力換算ノイズを表すために一般的に用いられるパラメータ記号は、inoise_spectrumです。LTspiceでもV(inoise)という記号になります〕は、換算値として得たい位置に電圧源シンボルV(ノイズ電圧を得る場合)を配置して、そのシンボル番号をInputのところにV3と入れます。入力換算ノイズ電流を得たいなら、電流源シンボルIを配置してInputのところにシンボル番号I1と入れます。3, 1はそれぞれシンボル連番を示しています。

図6のシミュレーション結果を図8、図9に示します。このプロットは1Hzあたりのノイズ電圧密度の周波数特性です。入力はグラウンドにショートしたかたち(V3を経由して)でのシミュレーションになります。図8では「出力ノイズ電圧密度」を、図9では「入力換算ノイズ電圧密度」をプロットしました。

図8のプロット〔出力ノイズ電圧量V(onoise)〕を表示するには、単にVOUTをクリックするだけです。

入力換算ノイズ電圧密度〔図9。V(inoise) 〕をプロットするには、グラフ領域で右クリックすると出てくるボックスのAdd Tracesをクリック、出てきた選択ボックスからV(inoise)を選びます。出力ノイズV(onoise)も同じ方法でプロットすることも可能です。

図9で入力換算ノイズ電圧密度が高域で上昇しているのは、LPFとして入出力伝達関数(振幅伝達特性)が高域で低下するからです(LPFなのでアタリマエですが)。出力レベルをゲインで割り戻せば入力レベルが出ますから、ゲインが0dBより小さければ入力レベルのほうが大きくなるということです。ゲインが0dB の10Hzでは図8と図9が同じレベルになっていることからも分かります。

図6. 図4のサレン・キー型LPFのノイズ特性を 確認するシミュレーション回路
図6. 図4のサレン・キー型LPFのノイズ特性を 確認するシミュレーション回路
図7. ノイズ解析の設定画面
図7. ノイズ解析の設定画面
図8. 𝑄値を変えていきながらノイズ解析を行い 出力ノイズ電圧密度をプロットした
図8. 𝑄値を変えていきながらノイズ解析を行い 出力ノイズ電圧密度をプロットした
図9. 𝑄値を変えていきながらノイズ解析を行い 入力換算ノイズ電圧密度をプロットした
図9. 𝑄値を変えていきながらノイズ解析を行い 入力換算ノイズ電圧密度をプロットした
図10. 出力ノイズ電圧密度特性をdBにしてみる
図10. 出力ノイズ電圧密度特性をdBにしてみる

 

全ノイズ電圧実効値を確認する方法

.stepコマンドを用いて𝑄値(パラメータ)を変化させて複数回のシミュレーションを行う場合には使えませんが、値を全て固定して1回のシミュレーション結果を得た場合には、全ノイズ電圧実効値(rms値)を計算することができます。やりかたは、CTRLを押しながらグラフ領域のV(onoise)のラベルを左クリックします。そうすると、rms値表示ボックスが出てきます。簡単ですね。実際はグラフの全領域を積分するという数値計算をしているだけなのですが…。

 

𝑸値が変わるとノイズの変化が大きくなるのはノイズ・ゲインが変わるから

ちょっと趣向を変えて、出力ノイズ〔V(VOUT) = V(onoise)〕を10nV/√Hzを基準としてdBで表示させてみたものを図10に示します。計算式は

20*log10(V(onoise)/(1E-8))

というふうにしてみました。

ここまでの説明は「LTspiceを用いると、こんなかたちでノイズ・シミュレーションが出来ますよ」という話しだったわけで、「じゃあ、サレン・キー型LPFのノイズ特性は実際にどうで、その特性をどのように考えて、どのように改善すればいいのか…、は皆目分からないではないか!」と思われるでしょう。

実はこの図10がその答えの先駆けになるものでありました…。

 

LPFの入出力振幅伝達特性と比較してみると𝑸値の変化に対してノイズ密度の変化が大きい

図5では𝑄値を変えて入出力振幅伝達特性をシミュレーションしてみたわけですが、信号ゲインのピーク(1kHz)のところでの、𝑄値の変化に対しての変動は、幅で18dB程度になっています。一方でノイズ・シミュレーションしてみた結果をdBに直した図10では、ノイズ密度のピーク(1kHz)のところでは、𝑄値の変化に対して何と!27dBもの幅があることが分かります!𝑄値の高いほうが出力に現れる全体のノイズが大きくなるというわけですね。

𝑄値ごとによる信号ゲイン・ピークの変化よりも、ノイズ密度のピークの変化のほうがかなり大きくなります。これは重要な事実です。以降の技術ノートでも示しますが、𝑄値の異なるサレン・キー型LPFどうしをカスケード(従属)に接続し、高次のLPFを作るとき、「どの順番で並べていけばいいのか」の考慮の必要性を示すものなのです。

 

サレン・キー型LPFのノイズ・ゲインをシミュレーションしてみる

この技術ノートの最初のほう、また図3において「ノイズ・ゲイン」というものを示しました。説明においては「ノイズ・ゲインとは回路を非反転増幅回路として考えたときのゲイン」だとお話ししました。

図10の出力ノイズのピークはどんなところが原因になっているのかを探るべく、ノイズ・ゲインをシミュレーションしてみることで考えてみましょう。図11は図4、図6のノイズ・ゲインをシミュレーションする回路です。信号電圧源がOPアンプの非反転入力端子に接続されています。さきの説明での「ノイズ・ゲインは非反転増幅回路として考えたときのゲイン」というものの実践がこの構成です。非反転入力端子に信号源を置き(本来の信号源は取り去り、その部分はショートします)、そしてその信号源の電圧が出力に現れる増幅率(ゲイン)をみてみるというものなのです。

もう少し話しをしておくと、「信号電圧源が非反転入力端子に接続される」というのは、見方を変えれば(また信号電圧源を直流電圧源に変更すれば)、「この電圧源はOPアンプのオフセット電圧のモデルと等価」なのだということに気がつきます。

つまりオフセット電圧が出力に現れる増幅率(ゲイン)も、ノイズ・ゲインと同じということになります。

 

サレン・キー型LPFの振幅伝達特性とノイズ・ゲインは大きく異なる

図11の回路でシミュレーションしてみた結果を図12に示します。ゲイン/ノイズ密度ピーク(1kHz)のところでは、図10と同じで、𝑄値の変化に対して27dBの幅があります。つまり図10のノイズ密度スペクトルの上昇は、ノイズ・ゲインが上昇しているからだということが分かります。

面白い結果です…。𝑄値の変化に対して入出力振幅伝達特性では18dB程度の変動幅でしたが、ノイズ・ゲインは27dBもの変動幅があるのですね。

図11. 図4、図6のノイズ・ゲインをシミュレーション してみる回路(V3の位置に注意)
図11. 図4、図6のノイズ・ゲインをシミュレーション してみる回路(V3の位置に注意)
図12. 𝑄値を変えていきながら回路のノイズ・ゲインを シミュレーションしてみた
図12. 𝑄値を変えていきながら回路のノイズ・ゲインを シミュレーションしてみた"

 

OPアンプ回路のノイズ・ソース3要素の影響度を異なるシミュレーション・アプローチで考える

 

ノイズ・ソース3要素の影響度を考える

この技術ノートの最初に、OPアンプ回路でのノイズ・ソースは3要素あり、

  • OPアンプの電圧性ノイズ
  • OPアンプの電流性ノイズ
  • 抵抗のサーマル・ノイズ

だと示しました。これらそれぞれの影響度を考えていきましょう。その前に、シミュレーションで用いたOPアンプ AD8091のノイズ特性を確認しておきましょう。データシートの図15と図16から、電圧性ノイズは18nV/√Hz @ 1kHz、電流性ノイズは1.8pA/√Hz @ 1kHzと読み取ることができます。データシートのスペック表のところは10kHzでの規定、また1/fノイズのコーナ周波数も1kHz付近(電流性ノイズのコーナ周波数は1kHzを超えています)なので、同データシートの図15と図16から1kHzでの値を読み取ってみました。

 

OPアンプの電圧性ノイズの影響だけを見てみる

ノイズ・ソースの3要素のうち、電圧性ノイズの影響だけを見てみましょう。それによって、他の2要素の影響度を無視できるかどうかの確認ができます。

電圧性ノイズだけの影響を見るためのノイズ・シミュレーション回路を図13に示します。ここでは、

  • 電流性ノイズで生じる電圧降下を低く抑えるため、抵抗を1Ωにした
  • カットオフ周波数を1kHzに維持するため、コンデンサの大きさを1000倍した
  • 低抵抗1Ωを問題なく駆動できるようにするため、バッファとしてVoltage Controlled Voltage Source E1を追加(LTspiceではVoltage Dependent Voltage Sourceと呼ばれる)
  • 低抵抗1Ωを使っているので抵抗からのサーマル・ノイズは無視できる

というように回路を修正してみました。シミュレーション結果を図14に示します。

ノイズのピークが一番大きい設定(𝑄 = 4)で、1kHzにおいて661nV/√Hzのノイズ密度であることが分かります。図12(回路のノイズ・ゲインのシミュレーション)から𝑄 = 4、1kHzにおいてノイズ・ゲインは約30.5dB、つまり33.5倍あります。データシートの値では、1kHzにおける電圧性ノイズは18nV/√Hzでしたから、出力ノイズは603nV/√Hz@ 1kHzと計算でき、図14のシミュレーション結果の661nV/√Hzとほぼ近いことが分かります。

また図8の(3要素が全て入った)シミュレーション結果のノイズ特性も図15のようにマーカで確認してみると、1kHzにおいて676 nV/√Hzとなっています。つまりOPアンプの電圧性ノイズが支配的であることが分かりました。

これにより以降の検討では(このOPアンプと抵抗値を用いた場合には)、OPアンプの電圧性ノイズに主眼をあててみていけばよいことになります。

なおOPアンプによって電流性ノイズが大きいものもあります。また使用する抵抗値が大きいときには電流性ノイズの影響や、サーマル・ノイズが大きくなってしまいます。そのため一概に「電圧性ノイズだけを考えておけば大丈夫」というものではありません。

図13. 回路の電圧性ノイズの影響のみを見られるように 抵抗を1Ω、コンデンサの大きさを1000倍にした
図13. 回路の電圧性ノイズの影響のみを見られるように 抵抗を1Ω、コンデンサの大きさを1000倍にした
図14 . 図13の回路でのノイズ・シミュレーション結果 1kHzで661nV/√Hzになっている
図14 . 図13の回路でのノイズ・シミュレーション結果 1kHzで661nV/√Hzになっている
図15 . 図8のシミュレーション結果も確認してみる。 図14の結果とほぼ同じ値なので、電圧性ノイズが 支配的であることが分かる
図15 . 図8のシミュレーション結果も確認してみる。 図14の結果とほぼ同じ値なので、電圧性ノイズが 支配的であることが分かる
図16. 抵抗のサーマル・ノイズの影響を排除できるLTspiceの シミュレーション方法「noiseless」オプション
図16. 抵抗のサーマル・ノイズの影響を排除できるLTspiceの シミュレーション方法「noiseless」オプション
図17. 回路のOPアンプのノイズ・ソースを除外してシミュ レーションする方法。VCVSモデル(E1)を用いる
図17. 回路のOPアンプのノイズ・ソースを除外してシミュ レーションする方法。VCVSモデル(E1)を用いる

 

OPアンプの電流性ノイズの影響だけを見るのは難しいがLTspiceではサーマル・ノイズの影響は排除できる

ところでSPICEシミュレーションで電流性ノイズだけの影響をシミュレーションすることは結構やっかいです(出来ないことはありませんが、設定が面倒なので…。機会があれば、別の技術ノートでご紹介したいと思います)。

それでもLTspiceを用いれば、抵抗のサーマル・ノイズを排除したシミュレーションなら行うことはできます。これにより図13と図14で見てきた、「OPアンプの電圧性ノイズのみ」のシミュレーション結果に対して、「電圧性ノイズと電流性ノイズが合わさった」ノイズ・シミュレーションを行うことができます。

それを行うには、図6のようなLTspiceのシミュレーション回路で、抵抗それぞれは本来の定数のままにして、「noiseless」オプションを図16のように抵抗値のうしろに加えます。この方法は他のノイズ・シミュレーションでも応用できます。実はこれはLTspiceのマニュアルに載っていない技なのです[2]。

このように設定すれば、図13や図14の結果に対して電流性ノイズの影響が付加された状態(抵抗のサーマル・ノイズはゼロの状態)でのシミュレーション結果を得ることができます。これらの結果を比較することで、電流性ノイズの影響度を確認できます。

 

OPアンプのノイズ・ソースの影響を除外したシミュレーションには?

一方でOPアンプのノイズ・ソースを除外して、抵抗のサーマル・ノイズだけの影響を見る方法を説明します。これは図17のように、サレン・キー型LPFでの𝐴=+1のボルテージ・フォロワに相当するモデルとして、ここでもVoltage Controlled Voltage Source; VCVSであるE1(𝐴=+1にして)を用意すればよいのです。

もしこのようなサレン・キー型LPFの𝐴=+1の設定ではなく、通常のOPアンプ回路に相当するものとしてノイズ・シミュレーション回路を構成したいのであれば、そのOPアンプのオープン・ループ・ゲインとカットオフ周波数特性をLaplaceモデルとして、このVoltage Controlled Voltage Sourceに式で書き込めばよいのです。

ここまでの検討で、このサレン・キー型LPFでは電圧性ノイズの影響が支配的だということが分かりましたから、この技術ノートでは、図16のシミュレーション結果は割愛します。

 

まとめ

今回の技術ノートでは、サレン・キー型LPFのノイズ特性を確認してみました。𝑄値が大きくなってくると、信号ゲインのピークよりも、ノイズ・ゲインのピークのほうが上昇率が高くなることが分かりました。

「𝑄値を高く設定したい場合」というのは、高次なアクティブ・フィルタ(切れのいい、という意味)を実現するため複数のOPアンプのアクティブ・フィルタ回路をカスケード(従属)に接続していくことに相当します。

そのとき本来の目的は高性能なフィルタを構築してノイズを押さえたい(フィルタしたい)にも関わらず、カスケード接続によりアクティブ・フィルタ回路自体がノイズを発生させてしまうという危険性というか、心配があるわけです。

以降の技術ノートでは、ここまで見てきたサレン・キー型LPFと多重帰還型LPFというものとのノイズ特性の違い、どうすればローノイズなアクティブLPFを実現できるか、また高次なアクティブ・フィルタを実現するため、複数のOPアンプのサレン・キー型LPFをカスケード(従属)に接続していくとき、𝑄値の異なるそれぞれのサレン・キー型LPFをどの順番で接続していけばいいかを考えていきます。

しかし、アクティブ・フィルタのノイズ性能だなんて、書籍やWebの記事でも見かけたことがありませんでしたが、検討してみると、相当オモシロイものですね…。


参考資料

[1] 柳沢 健, 金光 磐; アクティブフィルタの設計, 1973年, 株式会社産報(絶版)

[2] Undocumented LTspice, LT wiki; http://ltwiki.org/index.php5?title=Undocumented_LTspice

[3] Mike Engelherdt著, LTspice Users Club訳; LTspice XVII公式和訳マニュアル, アナログウエア No.3, トランジスタ技術2017年9月号別冊付録, CQ出版社

Satoru_Ishii

石井 聡

1963年千葉県生まれ。1985年第1級無線技術士合格。1986年東京農工大学電気工学科卒業、同年電子機器メーカ入社、長く電子回路設計業務に従事。1994年技術士(電気・電子部門)合格。2002年横浜国立大学大学院博士課程後期(電子情報工学専攻・社会人特別選抜)修了。博士(工学)。2009年アナログ・デバイセズ株式会社入社、現在に至る。2018年中小企業診断士登録。
デジタル回路(FPGAやASIC)からアナログ、高周波回路まで多岐の電子回路の設計開発を経験。また、外部団体主催セミナーの講師を多数務める。