TNJ-036:ディファレンス・アンプを深くみていき差動信号の適切な検出手段を考える

はじめに

ひとつ前の技術ノートTNJ-035では「重ね合わせの理(Super- position Theorem)」から始まり、それをディファレンス・アンプにどのように適用していくかというお話をしてきました。

今回はそのディファレンス・アンプを現場視点でより深くみていき、ディファレンス・アンプの使い方、そしてその限界、さらにその限界をブレークスルーする「計装アンプ」というストーリーで進めていこうと思います。

 

スーパ・ホジション?が重ね合わせなのはちょっと不思議

とある日、とある人(仕事関係の人ではありません…)が私の書いた文書をみて、「キミキミ、『セミナ』ってのはおかしくないか?『セミナー』って伸ばすのが普通だろう。ナニかと思ったぞ(笑)」といわれました。なお「ー」は「長音記号」というそうですね。

技術系の人は「ナー」と伸ばさないのが主流というか、とくに技術出版・学術系では「そのようにすべき」と指摘されることも多いかと思います。たとえば「コンピュータ(ー)」、「レジスタ(ー)」「コンパイラ(ー)」などなど。ああ、なぜか計算機用語を出してしまいましたね(笑)。「キャパシタ(ー)」「インダクタ(ー)」などもそうですね。おお、「トランジスタ(ー)」や「コンバータ(ー)」もですね!

そのときは「思えばトコトン技術系だなあ…」と自らを思いつつ、「これは失礼しました!修正します」とその方にはお話ししました。

さて「重ね合わせ」は、英語では「スーパ・ポジション」です。ここでも拘って「スーパー」を用いないようにしてみました(笑)。「だったら、その人とのときも技術屋らしく、もう少し主張するなりガンバレよ…」とか言われそうですね(汗)。まあそのときの相手は、とある「指導員」だったもので…。

「スーパ・ポジション」。これは電気・電子回路屋としては覚えておくと良い英単語でしょう。私は始めて聞いたとき、とても違和感がある単語でした。「超位置」なんて直訳できるわけですからね。それこそSupermanなんて単語もあるわけですから。「なんで英語ではスーパ・ポジション?」と思うわけですが、この記事を書くために、机の左奥に鎮座していた(「している」ではなく…、不活性の意味をこめて「していた」です…)、図1の辞書を引っぱりだしてみました。アナログ・デバイセズ入社時に購入した、Oxford Advanced Learner’s Dictionary 7th Edition(オックスフォード現代英英辞典[第7版][1])です。このp. 1739に書いてありました。

super- combining form
2 (in nouns and verbs) above; over.

 tnj036_01
図1. Oxford Advanced Learner’s Dictionary 7th Edition 

これは「連結形。第2の用法として。名詞と動詞。above, over(の意味)」ということです。1にはextremely; more or better than normalとありますので、こちらがいわゆる日本人が普通に用いる「スーパ」ですね。このように考えればスーパ・ポジションは「その位置の上に」つまり「重ね合わせる」というところにたどり着きます。そういえば「字幕スーパ」もsuperimpose から来ていますね[2]。これも重ね合わせる的な意味で、そのOxford Advanced Learner’s Dictionaryではp. 1740に

super-im-pose
1 to put one image on top of another so that the two can be seen combined.

とあり、訳してみると「ひとつの画像を別の画像の上に置き、それらふたつが結合したかたちで見えるようにする」という感じでしょうか。

superpositionも同辞書で調べてみると、superposeの派生語としてp. 1741に

super-pose

(verb) to put something on or above something else. ▶super-pos-ition (noun)

と説明があります。もともとはsuperposeという動詞(verb)から派生した〔「▶」はこの辞書では、派生語(derivative)の開始位置を表しています〕名詞(noun)となっています。position自体から由来しているわけでもなさそうです…。

 

与太(ヨタ)な話題は止まらないので、この辺で…

ところでこの英英辞典は、アナデバ(当時の自らが社外の人間として抱いていた親近の念も含め、ここでは業界で呼ばれている慣用表現にしてみました)入社時に、慣れない外資の世界で「英語が大変だろうなあ」と座右においておくために購入したのでした。それから年数がだいぶ経ってきたわけですが、開いたのは10回ぐらいだったかと思います(汗)。今はWeblioなど、ネットでサーチすればすぐに答えがでてきますから、分からない単語はGoogleに聞けばよいのでした(汗)。無駄な投資に近かったわけですが、ハウマッチだったのかとひっくり返してみると、なんと「たったの3,700円…」。我々が購入する電気・電子工学の専門書に比べれば安いものですね。それこそ「需要と供給の関係」というところでしょうか。

そういえば、松任谷由実さんの「リフレインが叫んでる」と、街中で見る「禁煙」という意味の「refrain from smoking」のrefrainも実は面白い単語なんです…(さらにヨタが長くなるので止めますが)。そうそう、Leadもそうですね…(ああ、ヨタが止まらない…)。


 tnj036_02
図2. ディファレンス・アンプの基本構成(TNJ-035 図14再掲)

 tnj036_03
図3. ディファレンス・アンプの入力電圧関係

 tnj036_04
図4. CMRRの定義

 

 

ディファレンス・アンプはコモンモード電圧をどれだけ抑制できるかが重要

さて前回の図14、あらためて図2に再掲するディファレンス・アンプは、「ディファレンス(Difference; 差分)」のとおり、入力端子間の差分量、つまり差電圧を検出できるものです。この差電圧検出は、図3のような電圧関係で差電圧 VSIG

tnj036_e01

として増幅するものです。この式表現を説明すると、「|」より右は、以下に示す「コモンモード電圧 VCM=0の条件で」という意味です。

しかし現実には、差電圧 VSIG「のみ」を理想的に検出することはできず、本来影響を受けてはいけない「コモンモード(同相モード)電圧」VCMにより出力が変化してしまう状態(問題)が生じます。つまりディファレンス・アンプとしては「コモンモード電圧 VCMをどれだけ抑制できるか」が重要だということです。これはよく使う計装アンプでも同じです。

これまでもこの技術ノート・シリーズで何度も出てきましたが、コモンモード電圧 VCMは「共通/同相」という意味のとおり、ふたつの入力端子に共通に加わる電圧です。端子間電圧を引き算して差電圧として検出するディファレンス・アンプでは、キャンセルされるべきものです。

 

コモンモード除去比を定義する

ディファレンス・アンプがコモンモード電圧 VCMを抑制できる能力を「コモンモード(同相モード)除去比」Common Mode Rejection Ratio (CMRR)と呼びます。これは図4のようにVSIGが出力に増幅される増幅率Adiffと、本来出力に現れてほしくないVCMが出力に現れてしまう率Acomm(考え方からすればAdiffと同じ増幅率ですが、抑圧率とも呼べるでしょう)

tnj036_e02

との比

tnj036_e03

として表されます。理想的にはAcomm=0ですから、CMRR=∞になります。しかしこれが回路構成などの不完全性により、出力に現れてほしくないコモンモード電圧VCMが出力に漏れ出してしまうわけです。この漏れ出しがノイズになったり検出信号に誤差を与えたりすることになります。

このようすを引き続きみてみましょう。

 

コモンモード除去比が有限値になる理由を考えてみる

ディファレンス・アンプとして出力に現れる電圧VO

tnj036_e04

です。ここでV+IN,V-INはそれぞれの入力端子の電圧です。さらにここで

tnj036_e05
として構成しますので、

tnj036_e06
となるわけですが、この

tnj036_e07
が「曲者」なわけです。少なくとも「それぞれ異なる素子」ですから、ぴったりイコールにはなりません…。

 

外部素子によるCMRR低下のようすをシミュレーションで確認してみる

OPアンプ・モデルを数学モデルLaplace Transfer Functionにしてみた

ディファレンス・アンプにおけるCMRRの劣化を、シミュレーションを使って考えてみましょう。純粋な理論的状態を確認するため、使用するOPアンプのモデルは実際のOPアンプ・モデルを使わず、ADIsimPEに内蔵されているLaplace Transfer Functionという数学モデルを使います。このモデルでの伝達関数をラプラス変換のかたちで

tnj036_e08
としてみました。これはオープンループDCゲインが1×108、GB積は100MHz、-3dBの周波数が1Hz(角周波数で2π rad/sec = 6.283 rad/sec)となるものです。「ホントかいな?」ということで、図5のように組んでオープンループ・ゲインのシミュレーションをしてみました。このシミュレーションはLaplace Transfer Functionという理想的モデルだからできるもので、実際のOPアンプの場合は、このようにループを開いたかたちでのシミュレーションはできません(入力オフセット電圧などで出力が振り切れるため)。

実際のOPアンプの場合のシミュレーション方法は、これまでこの技術ノートなどでも何度かご紹介した「ミドルブルック法 [3]」というものを用いる必要があります。

図6のシミュレーション結果から、OPアンプ・モデルとして正しく構成されていることが分かりました。

tnj036_05
 
図5. Laplace Transfer Functionで作ったOPアンプ・モデルの オープンループ・ゲインをシミュレーションしてみる
(普通のOPアンプ・モデルでは出来ないシミュレーション方法)

 

tnj037_06
図6. Laplace Transfer Functionで作ったOPアンプ・モデルの 周波数特性
(上:位相、下:ゲイン。10mHz~500MHz)

 

このOPアンプ・モデルを使ってCMRRをシミュレーションできる回路を作ってみた

ひとつのシミュレーション・ファイルでCMRRを求めることができる回路を図7に示します。外部素子による純粋な理論的特性を確認するため、さきのLaplace Transfer Function OPアンプ・モデルを利用しています。またちょっと捻ったかたちで、ボーデ・プロッタを使ってこんな回路を組んでみました。

AC信号源の振幅を上下それぞれ1V/0Vにして、そこから個々にVSIGとVCMのみを供給します。これによってAdiffと Acommが得られるので、それをそれぞれボーデ・プロッタINとOUTに接続することで、等価的にCMRRの計算を可能にしています。

この回路でシミュレーションしてみました。しかしこのままではシミュレーション・エラーになってしまいます。「Error : Arguments out of range for operator '/'」というメッセージが出ます…。これはボーデ・プロッタで計算するときに「分母がゼロ」になるからです。この分母はAcommであり、理想状態であればAcomm=0です。これでは「ゼロ除算」になってしまい、値が得られないわけですね。

そこでRc1(下側のOPアンプ・モデルの非反転入力につながっている抵抗。図7にも赤字で示します)をプラス1mΩとして、1.000001kΩにしてシミュレーションしてみました。そうするとCMRR値として142.3dB程度が得られ、シミュレーション回路として正しく動作していることが確認できました。

とはいえ抵抗が「たった」1ppmずれるだけで、CMRRが140dB程度(なおAdiffは20dBあります)に低下してしまうわけですね…。

 

コモンモード電圧の電圧源抵抗はCMRRには影響を与えない

前回の技術ノートTNJ-035で「信号源側から見ると入力抵抗が異なっているので駆動には注意が必要」というトピックと、「長くなりそうなので、次の技術ノートの話題として取り上げてみたい」ということをお話しいたしました。

そこで以降のストーリー〔おっとここでは「リー」で長音つきですね(汗)〕として、まずはコモンモード電圧 VCMの電圧源抵抗(以降「コモンモード電圧源抵抗 RCM」と呼びます)の影響、つづいて差電圧 VSIGの信号源抵抗(以降「差電圧源抵抗 RDIF」と呼びます)の影響というように進めていきたいと思います。

まずはコモンモード電圧源抵抗 RCMの影響をみてみましょう。すでに図7でCMRRのシミュレーション回路を紹介しましたが、この回路図での電圧源抵抗値をみてみると、

RCM=1kΩ,  RDIF=0Ω

としてありました。この条件でCMRRのシミュレーション結果が「ゼロ除算」、つまり無限大だったわけなので、コモンモード電圧源抵抗RCMはCMRRに影響を与えないだろうことが予測できます。

これをどのように考えればよいかを、図2や図7からの変形として図8でみてみましょう。VSIG=0V, RDIF=0Ωとすれば、V+INとV-INの間がショートとなります。

コモンモード電圧源抵抗 RCMの大きさや電圧 VCM自体が如何様(「いかよう」です。この漢字もRefrainの話題同様「いかよう」、「イカサマ」のどちらの読みもあるのですね!)かには関係なく、このショートされた点の電圧をVNと定義してみます。

tnj037_07
図7. CMRRをシミュレーションしてみる回路


OPアンプの入力は仮想ショートになりますので、R1とR3にはVNから同じ電流が流れることになります(R1=R3であるため)。

この電流がR2とR4に流れていくことになりますが、ここでもR2=R4であり、それぞれに流れる電流量も同じです。R2で生じる電圧降下(回路全体としては出力電圧が上昇する方向に生じる)とR4で生じる電圧降下(同じく出力電圧が下降する方向に生じる)が相互に打ち消しあい、OPアンプ出力には電圧は現れない、つまりAcomm=0となるわけです。

つまり「コモンモード電圧の電圧源抵抗はCMRRには影響を与えない」ということです。

tnj037_08

図8. コモンモード電圧源抵抗が影響を与えない ことを検証してみる回路

 

差電圧源抵抗のほうはCMRRに影響がでてくる

つづいて差電圧源抵抗RDIFの影響を考えてみましょう。まずはシミュレーションで確認してみます。図7の回路のRDIFdとRDIFcをそれぞれ100Ωとして、RCMdとRCMcはもともとの1kΩのままでCMRRをシミュレーションしてみます。

さて……。なんとCMRR = 42.3dBとなります!なんと「たった40dB程度」になってしまうわけですね。なおAdiffは20dBありますからAcomm@sim(シミュレーション結果からの値として@simを添え字します)は-22.3dBしかないわけです…。本来増幅してはいけないコモンモード電圧が10%くらいまでにしか抑圧できないということです。

 

なぜ差電圧源抵抗がCMRRを低下させるか

さきのAcomm@sim= -22.3dBの原因、コモンモード電圧の抑圧率が低下する理由を探ってみましょう。上記の説明(RCMがCMRRに影響を与えない)を繰り返すような単純な計算ですが、式にしてみましょう。

図2や図7からの変形として、図9のように VSIG=0V, RDIF=100Ωとすれば、V+INとV-INの間が100Ωで接続となります。

ここでV-INの電圧をV-IN [V]としてみます。OPアンプの入力は仮想ショートになりますので、R1+RDIFとR3には同じ電圧が加わります。OPアンプの仮想ショートになっている両入力端子の電圧をVVSとし、非反転入力端子の経路を計算すると、VVS

tnj037_e09

となります。R1=1kΩ,R2=10kΩ,  V-IN=1Vとしてそれぞれ数値を代入してみると、VVS= 901mVです。

R3に流れる電流は

tnj037_e10

であり、同じ量がR4に流れます。R4で生じる電圧降下(回路全体としては出力電圧が下降する方向に生じるもの)は、

tnj037_09

図9. 差電圧源抵抗が影響を与えることを検証してみる回路

tnj037_e11

となります。ここでVVSとVR4が相互に打ち消しあって欲しいのですが、VVSとVR4を足し算して、出力に現れる電圧VOを計算してみると

tnj037_e12

ここでR1=R3,R2=R4  であり、ここでも R1=1kΩ, R2=10kΩ,  V-IN=1Vとして、それぞれ数値を代入してみると、VO=-0.0901Vになります。これはAcomm= -20.9dBに相当します。これをAcomm@calcとしましょう。

 

差電圧信号源の増幅率も変化している! 

でもAcomm@calc は、CMRRのシミュレーション結果から計算されたVCMの出力抑圧率Acomm@sim = -22.3dBとはぴったり合わないですね…。

これは電圧V-INが1Vではなく、R1,R2,R3,R4,RCMによりVCM=1Vが分圧されるためです。計算せずにシミュレーション(RCM=1kΩとします)の結果からみてみるとV-IN=0.841Vであり、これは-1.5dBに相当します。この大きさで式での計算結果を補正すると「Acomm@calc = -22.4dB」です…。まだ合いません(汗)。

この理由は、VSIGが出力に増幅される増幅率Adiff(差動ゲイン)も10から少し低下しているからです。このときAdiff=9.848となっており低下率は-0.13dBです。ここも低下するのですね…。

CMRRのシミュレーション結果から計算されたAcomm@sim = -22.3dBというのは、Adiff=9.848の状態だったのですね。つまりシミュレーションではAdiffが-0.13dB低下しているわけです。

式での計算結果Acomm@calc= -22.4dBはAdiff=10だと考えていました。シミュレーションでAdiffが-0.13dB低下していたこと、そのぶんでAcomm@sim = -22.3dBを補正(Acommの分担分が0.13dB大きかったとして補正)すれば、Acomm@sim= -22.4dBとなり、「Acomm@calc = -22.4dB」とぴったり正しく整合することになります。

 

差電圧源抵抗がCMRRを低下させるようすを式から考えてみる

ここまでで分かったことは、意外と知られていない/気づかないこととして「差電圧源抵抗RDIFがCMRRを低下させる」ということです。差電圧源抵抗は、ディファレンス・アンプが実際に検出すべき電圧量(信号)です。その信号源抵抗でCMRRが変化することは知っておくと良いことです。

差電圧源抵抗RDIFの影響度を求めるため、上記に示した出力に現れる電圧VOの式を、R1=R3,R2=R4の条件で式変形していくと

tnj037_e13

この式から分かることは、CMRRを向上させるためには抵抗比としてRDIF << R1,R2  (R1=R3,R2=R4)とすべきということです。

 

ディファレンス・アンプのひとつ電流検出アンプは入力抵抗が高い

ディファレンス・アンプの応用として、「電流検出アンプ」というものがあります。一例としてAD8217(図10)を挙げてみました。このICは電源を電流検出の非反転入力V+INから取るという面白い製品です。AD8217は、

AD8217: 電流シャント・モニタ、高分解能、ゼロ・ドリフト


【概要】
AD8217は、高電圧、高分解能の電流シャント・アンプです。特長としては20V/Vのゲインを設定でき、全温度範囲でのゲイン誤差は最大で ±0.35%を備えています。バッファされた出力電圧は、ほとんどの標準的なコンバータに直接インターフェースすることができます。AD8217は4.5V~80Vにわたって優れたコモンモード除去を提供し、高電圧レールからこのデバイスに直接電源を与えるための内部LDOを内蔵しています 。
(後略)

 

電流検出アンプで用いられている内部抵抗値は大きめになっている

AD8217のデータシートを見てみると、図10の抵抗値はR1=R2=75kΩ、R3=R4=1.5MΩとなっています。また0.01%でマッチングしていることもデータシートに記載されています。抵抗値として高めになっていますね。

これは、ひとつは80V(AD8217の場合)という高い入力コモンモード電圧範囲を実現していることがありますが、もうひとつとして、上記にも説明した「CMRRを向上させるためには抵抗比としてRDIF<<R1とすべき」ということとも符合しているといえるわけです。

AD8217はDCでのCMRR(typ) = 100dBです。差電圧源抵抗をRDIF=100Ωとして、またV-IN=1Vとして上記の式で計算してみると、出力には1Vのコモンモード電圧が1.27mVとして現れ、Acomm= -58dBとなり、これからCMRRは〔26dB -(-58dB)〕 = 84dB 程度と計算できます。

つまり差電圧源抵抗が100Ω程度のオーダであれば実用レベルでのCMRRが実現できることになります。いっぽうこれまでのこの技術ノートの検討から、差電圧源抵抗とCMRRとの関係を設計時に把握しておくべきこともお分かりいただけたのではないでしょうか。

実際にはこの技術ノートでご紹介したような方法でSPICEシミュレーションを用いてCMRRを計算することをお勧めします。それでも使用する電流検出アンプのSPICEモデルが、内部抵抗誤差や周波数上昇によるCMRRの劣化を適切にモデル化しているか微妙なところもあるでしょう。そのような場合には、この技術ノートの図7で示したような、他の影響を排除したかたちで理想モデルを組み上げ、理想状態でどのようにCMRRが低下するかを「まず最初に基本状態として」シミュレーションして把握しておくと良いでしょう。



 tnj037<sub>1</sub>0
図10. 電流検出アンプの例(AD8217)

 

まとめにかえて「では電圧源抵抗を考慮しなくてもよい構成というのはあるのか」

ヨタ話も含めて技術ノートを書いていくと、あっという間にページも埋まってしまいます(汗)。

ここまでのお話しから「電圧源に内在する抵抗がCMRRに影響を与えることは分かった」「ではどうすればその内在抵抗を考慮しなくてもよい回路が構成できるのか?」という疑問が生じてくると思います。

これを解決できるのが完全差動構成の「計装アンプ」

CMRRを改善するには「抵抗比としてRDIF<<R1,R2とすべき」ということをずっと申し上げてきました。

極論からすれば、図2において

R1=R3=∞(ただしR1=R3, R2=R4

とすればよいだろうことは、これまでの議論からイメージできることでしょう。

これを実現できるのが「計装アンプ(Instrumentation Amp; In-Amp)」と呼ばれるものになります。この回路構成を図11に示します。これを「完全差動型」と呼んだりします。この構成でV+IN, V-INは、初段のそれぞれのOPアンプの非反転入力端子に入力されます。この非反転入力端子がハイインピーダンス端子であることから、上記のR1=R3=∞(理想OPアンプだとして考えれば)の構成を実現できることになるわけです。

また2段目のOPアンプは、これまで考えてきたディファンレンス・アンプ(差電圧アンプ; 電流検出アンプ)の構成になっていることもわかりますね。

アナログ・デバイセズでも計装アンプの技術資料として、図12のような「計装アンプの設計ガイド 第3版(全128頁)」という本当に素晴らしいもの[4]があります。これは必読と私も思いますので、是非ご覧ください。図11でご紹介した回路構成は、この資料の図1-3bから引用したものです。

 

本来であればもっといろいろ探求したかったが

最初にお話ししたように、もともと「ディファレンス・アンプの使い方、そしてその限界、さらにその限界をブレークスルーする計装アンプ」というストーリーでこの技術ノートを考えていました。

概ねご説明できたかなとは思うところですが、本来はここまでご説明した以外にも、より多く探求したいことがあったのです…。それは(まだ続く)次の技術ノートであらためて…。


参考・引用文献
[1] A S Hornby; Oxford Advanced Learner’s Dictionary of Current English, Seventh Edition, Oxford University Press, 旺文社
[2] https://ja.wikipedia.org/wikiスーパーインポーズ (映像編集) 
[3] R. D. Middlebrook; Measurement of Loop Gain in Feedback Systems, International Journal of Electronics, Vol. 38, Issue 4, pp. 485-512, 1975.
[4] http://www.analog.com/jp/education/education-library/dh-designers
-guide-to-instrumentation-amps.html



tnj037<sub>1</sub>1
  

図11. 計装アンプの基本構成


 tnj037<sub>1</sub>2
図12. 計装アンプの設計ガイド 第3版

 

Satoru_Ishii

石井 聡

1963年千葉県生まれ。1985年第1級無線技術士合格。1986年東京農工大学電気工学科卒業、同年電子機器メーカ入社、長く電子回路設計業務に従事。1994年技術士(電気・電子部門)合格。2002年横浜国立大学大学院博士課程後期(電子情報工学専攻・社会人特別選抜)修了。博士(工学)。2009年アナログ・デバイセズ株式会社入社、現在に至る。2018年中小企業診断士登録。
デジタル回路(FPGAやASIC)からアナログ、高周波回路まで多岐の電子回路の設計開発を経験。また、外部団体主催セミナーの講師を多数務める。