PLLで生じるクロックジッタとSSBノイズをOPアンプとの比較で理解する

アナログ技術セミナー2018 B4

高速ADC/DACや高速シリアル伝送、無線通信回路のシステム・クロックを発生させるためにPLL ICが使用されます。 高性能なミックスド・シグナル・システムや通信システムを実現するには、クロックジッタとSSBノイズを低減させることが必要です。しかしこれらをどう考えるかは、なかなか理解が難しい点があります。

そこで本セッションでは、PLL動作をOPアンプとの比較で考えることで、ノイズ発生と出力への影響度のしくみを示し、どうすればクロックジッタとSSBノイズを低減していけるかを理解していきます。アナログ・デバイセズのPLLシミュレータ ADIsimPLLの使い方も説明し、同シミュレータと実際の実験結果と比較もしていきます。

jp_ats2018_b4

PDFダウンロード

 

下のビデオをクリックすると、画面上にビデオが開きます。