最新高速コンバータ用シリアル・インターフェースJESD204B活用方法

高速コンバータをFPGAとインターフェースすることは、困難度が高い技術と言えるでしょう。このセッションでは最近脚光を浴びている、高速コンバータ用シリアル・インターフェースJESD204B規格について取り上げ、その基礎から応用までを解説しています。
まずインターフェースの高速化に伴う問題点を考え、JESD204B規格を概説し、これを信号伝送としてどのように取り扱うべきか、どのようにFPGAにインプリメントするかを説明しています。
またアナログ・デバイセズで用意する評価ボードや設計サポート(HDL、ソフトウェアやデバイス・ドライバなど)についても言及しています。


tech2013C-1

 
 

「最新高速コンバータ用シリアル・インターフェースJESD204B活用方法」動画一覧


 
 
第1部
イントロダクション
視聴する>>
第2部
高速コンバータのインターフェース
視聴する>>
第3部
JESD204Bシリアル・インターフェース
視聴する>>
第4部
JESD204Bのレイヤ構成
視聴する>>
第5部
確定的遅延とクロック
視聴する>>
第6部 シミュレーションモデル IBIS-AMI
視聴する>>
第7部
FPGAコンバータ・システムの設計を支援する製品/サービス
視聴する>>
第8部
評価用/リファレンス設計ボード
視聴する>>
第9部
HDLインターフェース・ブロック
視聴する>>