FAQ

AD9956 - FAQ

クロックが変わった場合の位相シフトの分解能

Q:   可変位相シフト・レジスタが内蔵されたDDSでは、マスタークロックが変わった場合、設定できる最小分解能のステックは変わるのでしょうか。

A:   位相シフトの設定は、マスタークロック(Reference Clock)の周波数には依存しません。たとえば12ビット分解能のレジスタであれば、分解能は、360 / 4096≒0.088°です。

AD9956のDAC出力の等価回路

Q:   AD9956のDAC出力段はNMOSによる電源基準のシンク電流出力とのことですが、できればDAC出力の等価回路を知りたいです。また出力電圧が1.2Vで動作に不具合が出るでしょうか。

A:   AD9956のDAC出力は複数の電流源と差動FETスイッチで構成されております。 出力端子の電圧がAVDD-0.5V以下では出力が制限され始め、出力特性に悪影響を与えますので、DAC_RSETの値を変更してDACの出力電圧が制限範囲内となるようにすることをお勧めいたします。 *Iout(FS)=39.19/DAC_RSET