FAQ

AD9851 - FAQ

未使用ロジック入力は?

Q:   /CONVSTやALERT、/BUSY信号を使用しない場合の処理を教えてください。

A:   未使用ロジック入力はノイズの影響でエッジが発生することを避けるためPull upなどでLOGIC high固定してください。

コンバータのアナログ部とデジタル部の分離

Q:  回路のアナログ部とデジタル部分離したいと考えています。 アナログ用とデジタル用で全く別の電源を用意し、コンバータのREF+、REF–、 AINはアナログ電源に、VDD/GND/通信インターフェースはデジタル電源に、というような配線をしても問題ないでしょうか。

A:  VDDはアナログ電源とすることをお勧めいたします。またREF+/REF–/AINにはGND – 0.3V ≤ (REF+, REF–, AIN) ≤ VDD+0.3Vの制限がありますので、別電源とした場合、この制限を越える状態が発生しないように注意してください。

DDS出力をリセットで0Vに

Q:   IOUTより出力される正弦波を使って。RESETするとIOUTはDC出力HIとなりますが、LOにする手段はありませんか?

A:   AD9851の初期状態は、COS(0)が出力されますのでIOUTはフルスケール、そしてIOUTBがゼロとなります。片方の出力だけを使用されている場合には、IOUTの代わりにIOUTBを使えば初期状態がゼロになります。

クロックが変わった場合の位相シフトの分解能

Q:   可変位相シフト・レジスタが内蔵されたDDSでは、マスタークロックが変わった場合、設定できる最小分解能のステックは変わるのでしょうか。

A:   位相シフトの設定は、マスタークロック(Reference Clock)の周波数には依存しません。たとえば12ビット分解能のレジスタであれば、分解能は、360 / 4096≒0.088°です。

DDSでのDAC出力振幅は、ナイキスト周波数まで一定なのでしょうか。

Q:   DDSなどのDAC出力は、 CLK周波数の1/2(ナイキスト周波数)以下であれば、出力レベルは一定ですか。

A:   DCからナイキスト周波数の範囲も他の周波数同様にSINC(X)/Xのロールオフ応答となり平坦ではありません。

複数のDDSデバイスの同期

Q:   AD9851のデータシートREV.A P.7の示されている直交発信器のロジックに基づいて、2出力の同時発振を実現したいと考えています。2出力が同一周波数で90°直交ではなく、異なる周波数の2出力の場合でも、同様に可能でしょうか。

A:   アプリケーションノート:AN-587に複数のAD9851を同期動作させる方法が説明されておりますのでご参照ください。複数のDDSを同期させる場合複数CH内蔵したAD9958(2Ch),AD9959(4Ch)のご使用をお勧めいたします。