DAコンバータのAGNDとDGND

Q：   DAコンバータのピンにアナログ・グランド（AGND）とデジタル・グランド（DGND、OGNDあるいはDRGND）がありますが、これらのピンは内部で分離されているのでしょうか。

A：   チップ上の回路ブロック毎に配線は分離されていますが、必ず内部でダイオードの相互接続でつながっています。従いましてこれらのグランド間では、通常±0.3V以上の電位差を持ってはいけません。

出力周波数を上げると振幅が低下する

Q：  AD9834について、出力2MHｚ以上でどんどん振幅が低下します。 使用できないのですか？

A：  AD9834のSIN(X)／Xの振幅特性を持ちます。AD9834の動作クロックを最大周波数の75MHzで動作させた場合、2MHz程度の出力ではほとんど出力振幅の変化はありません。その他にAD9834の出力振幅に影響を与える要因として、出力負荷抵抗と負荷容量があります。もし、データシートにある評価ボードと同じ回路を使用していた場合、200Ωの負荷抵抗と0.1µFの負荷容量によりローパスフィルタが構成され、10KHz程度のカットオフ周波数となりますので、2MHzを出力した場合出力振幅はかなり減衰されます。　2ＭＨzを出力するためには、負荷容量を回路の浮遊容量も含めて400pF以下にする必要があります。

クロックが変わった場合の位相シフトの分解能

Q：   可変位相シフト・レジスタが内蔵されたＤＤＳでは、マスタークロックが変わった場合、設定できる最小分解能のステックは変わるのでしょうか。

A：   位相シフトの設定は、マスタークロック（Ｒｅference Clock）の周波数には依存しません。たとえば12ビット分解能のレジスタであれば、分解能は、360 / 4096≒0.088°です。

DDSでのDAC出力振幅は、ナイキスト周波数まで一定なのでしょうか。

Q：   DDSなどのDAC出力は、 CLK周波数の1/2（ナイキスト周波数）以下であれば、出力レベルは一定ですか。

A：   DCからナイキスト周波数の範囲も他の周波数同様にSINC(X)/Xのロールオフ応答となり平坦ではありません。

FSECTとPSLECTが読み込まれるタイミングは？

Q：   FSECTとPSELECTは、どのタイミングで入力、ラッチされるのでしょうか。

A：   FSELECTとPSELECTは、MCLKの立ち下りエッジで読み込まれます。