FAQ

AD7924 - FAQ

未使用ロジック入力は?

Q:   /CONVSTやALERT、/BUSY信号を使用しない場合の処理を教えてください。

A:   未使用ロジック入力はノイズの影響でエッジが発生することを避けるためPull upなどでLOGIC high固定してください。

SEQ 0=x のx とは何?(AD7924)

Q:   日本語データシートの表Ⅳのシーケンス選択でSEQ1=0、SEQ0=xのxは0でも1でもいいのですか?

A:   「x」 は「don’t care」を意味しますので、レジスタは内容を必要としません。よって1でも0でも、どちらでもOKです。

AD変換結果を得る方法について

Q:    コントロール・レジスタのSEQ1、0ビットをそれぞれ1にした場合、あらかじめADD1、0で設定したチャンネルまで連続的にAD変換されると思います。 ここで質問なのですが、パワーアップを行った後に、writeビットを1にしてシーケンスを行うように書き込みました。変換結果を得るには16クロックごとに毎回CS信号をハイ・ローに変化させなければいけないと読み取ったのですが、これは正しいですか(この時writeビットは0)? また、writeビットを0にしてコントロール・レジスタの内容を一切書き換えなければ、設定したシーケンス(入力チャンネル)のAD変換はずっと続くのでしょうか?

A:   そのとおりです。シーケンスを設定された後は、AD7924データシート21ページの図18にあるサイクルを、レジスタを更新しないように繰り返せば、つぎつぎに設定されたチャンネルの変換データを取得することができます。

A/Dコンバータの変換速度と入力周波数の関係は?

Q:  ± A/Dコンバータのスペックを見ると入力帯域と変換速度が異なりますが、これらはどのような関係なのですか?

A:   A/Dコンバータの入力周波数帯域は、アンチエリアスフィルタを付けないでAD変換を行ったときにコンバータがサンプリングできるアナログ信号の帯域です。従ってサンプリング周波数の1/2以上の帯域を持つコンバータは、フィルタが無ければこの帯域にある信号を1/2帯域内に折り返してきます。逆に高い周波数に信号を低いサンプリング周波数で変換し、信号の折り返しイメージをデジタルフィルタで取り出す目的で、このようなA/Dコンバータを使う場合があります。これをアンダーサンプリングとよびます。

完全差動型のADCをシングルエンドのアナログ入力信号で駆動したい

Q:  完全差動型のADCでは、データシートによると、シングルエンドのアナログ入力信号の場合は、差動変換ドライバの使用が推奨されています。シングルエンド信号を直接A/Dコンバータ入力端子(IN+)に接続した場合、ADCコードはどのようになりますか?(2の補数で出力されないのでしょうか?)

A:   完全差動型の入力構成で設計されているADC、たとえばAD7690では、本来はシングルエンド入力信号に対しての使用を推奨する製品ではありません。AD7690のデータシートにもありますようにコモンモード入力レンジはVref/2までしかなく、仮に"-入力"をGNDに接続して+側にシングルで入力した場合、5Vリファレンス使用時に、入力信号電圧2.5Vまでしか精度が保証されません。基本的にADC内部で信号がシングルか差動かを判別するロジカルな機能はなく、出力データフォーマットは一定です。

入力電圧を0~10Vで使用したい(AD7924)

Q:    REFinに5V供給しRANGEビットを0で使用すると、アナログ入力電圧は0~10Vまで利用できますか?

A:   アナログ入力の破壊定格はあくまでもVDDの電圧+0.3V以下となりますので、ご質問のような使用方法は不可能です。本製品は2.5Vのリファレンス電源に特化(データシートにも、リファレンス電源入力が2.5V +/-5%の時にスペックを満たすと記載があります)しておりますので、2.5V と 5V の使い分けができるようなものだとご理解ください。

変換とデータ出力が同時の場合、出力されるデータは?

Q:  たとえばAD7898をMODE-1で使用した場合、外部クロックで変換とデータ出力が同時に行われますが、このとき出力するデータは今変換しているデータか、それとも前回変換したデータなのでしょうか。

A:   Mode1では確かに変換とデ-タの読み出しを同時に行えますが、ADCの基本としては、変換が完全に終了するまでは、正しいデ-タが、内部のレジスタには収まりません。 よってAD7898のMode0のような、変換、終了、デ-タ読み出しといった一連の動作には変わりありません。
さて、Mode1では、変換とデ-ダの読み出しを同時に行うことで、より高速に動作されることができます。 しかしながら、基本動作はMode0の考え方と同じですから、変換したデ-タは変換終了後ADC内部の出力レジスタに格納されます。 その次のCSが立下り(次の変換動作)になったとき、内部に格納された変換デ-タが出力されます。

コンバータのアナログ部とデジタル部の分離

Q:  回路のアナログ部とデジタル部分離したいと考えています。 アナログ用とデジタル用で全く別の電源を用意し、コンバータのREF+、REF–、 AINはアナログ電源に、VDD/GND/通信インターフェースはデジタル電源に、というような配線をしても問題ないでしょうか。

A:  VDDはアナログ電源とすることをお勧めいたします。またREF+/REF–/AINにはGND – 0.3V ≤ (REF+, REF–, AIN) ≤ VDD+0.3Vの制限がありますので、別電源とした場合、この制限を越える状態が発生しないように注意してください。

データ入出力用クロックの最低周波数とはなに?

Q:   このADコンバータのシリアル・データ入出力用のクロックfSCLKには、高速側に限界があるのは理解できるのですが、なぜ低速側にも限界があるのでしょうか。

A:   これらのADコンバータは逐次比較型ですが、その動作シーケンスは外部からのクロックfSCLKにより実行されます。このクロックが遅くなると、変換中の内部のサンプルホールドが正確な値を保持できず、変換精度を維持できなくなります。そこで精度を保証できる最低速度の規定を設けています。クロックが規定以下になることでの電気的なダメージはありません。

多入力ADコンバータの未使用chの他chへの影響について

Q:   AD7904 / AD7914 / AD7924は4ch入力がありますが、4ch目は未使用にしておりますので、入力端子を0Vに接続しております。 この場合、各chのAD変換を行った時、他のchの入力端子(ch1~3の端子)にch4の入力端子の状態が一瞬写る事がありますでしょうか?

A:   AD7904/AD7914/AD7924の入力マルチプレクサは、切り替え時はBreak-Before-Makeの動作をします。隣のchとオーバーラップして同時ONになることはありません。ただしAD7904の入力段にはスイッチングキャパシタが接続されているので、信号側の出力インピーダンスが低くなく、あるいは接続される信号線が長い場合は、切り替えた瞬間にこのコンデンサへの突入電流が流れ、出力が一瞬ふらつくように見えることがあります。