FAQ

AD7914 - FAQ

未使用ロジック入力は?

Q:   /CONVSTやALERT、/BUSY信号を使用しない場合の処理を教えてください。

A:   未使用ロジック入力はノイズの影響でエッジが発生することを避けるためPull upなどでLOGIC high固定してください。

完全差動型のADCをシングルエンドのアナログ入力信号で駆動したい

Q:  完全差動型のADCでは、データシートによると、シングルエンドのアナログ入力信号の場合は、差動変換ドライバの使用が推奨されています。シングルエンド信号を直接A/Dコンバータ入力端子(IN+)に接続した場合、ADCコードはどのようになりますか?(2の補数で出力されないのでしょうか?)

A:   完全差動型の入力構成で設計されているADC、たとえばAD7690では、本来はシングルエンド入力信号に対しての使用を推奨する製品ではありません。AD7690のデータシートにもありますようにコモンモード入力レンジはVref/2までしかなく、仮に"-入力"をGNDに接続して+側にシングルで入力した場合、5Vリファレンス使用時に、入力信号電圧2.5Vまでしか精度が保証されません。基本的にADC内部で信号がシングルか差動かを判別するロジカルな機能はなく、出力データフォーマットは一定です。

コンバータのアナログ部とデジタル部の分離

Q:  回路のアナログ部とデジタル部分離したいと考えています。 アナログ用とデジタル用で全く別の電源を用意し、コンバータのREF+、REF–、 AINはアナログ電源に、VDD/GND/通信インターフェースはデジタル電源に、というような配線をしても問題ないでしょうか。

A:  VDDはアナログ電源とすることをお勧めいたします。またREF+/REF–/AINにはGND – 0.3V ≤ (REF+, REF–, AIN) ≤ VDD+0.3Vの制限がありますので、別電源とした場合、この制限を越える状態が発生しないように注意してください。

データ入出力用クロックの最低周波数とはなに?

Q:   このADコンバータのシリアル・データ入出力用のクロックfSCLKには、高速側に限界があるのは理解できるのですが、なぜ低速側にも限界があるのでしょうか。

A:   これらのADコンバータは逐次比較型ですが、その動作シーケンスは外部からのクロックfSCLKにより実行されます。このクロックが遅くなると、変換中の内部のサンプルホールドが正確な値を保持できず、変換精度を維持できなくなります。そこで精度を保証できる最低速度の規定を設けています。クロックが規定以下になることでの電気的なダメージはありません。

多入力ADコンバータの未使用chの他chへの影響について

Q:   AD7904 / AD7914 / AD7924は4ch入力がありますが、4ch目は未使用にしておりますので、入力端子を0Vに接続しております。 この場合、各chのAD変換を行った時、他のchの入力端子(ch1~3の端子)にch4の入力端子の状態が一瞬写る事がありますでしょうか?

A:   AD7904/AD7914/AD7924の入力マルチプレクサは、切り替え時はBreak-Before-Makeの動作をします。隣のchとオーバーラップして同時ONになることはありません。ただしAD7904の入力段にはスイッチングキャパシタが接続されているので、信号側の出力インピーダンスが低くなく、あるいは接続される信号線が長い場合は、切り替えた瞬間にこのコンデンサへの突入電流が流れ、出力が一瞬ふらつくように見えることがあります。