ライブラリ

よくある質問(FAQ)

データ入出力用クロックの最低周波数とはなに?

Q:   このADコンバータのシリアル・データ入出力用のクロックfSCLKには、高速側に限界があるのは理解できるのですが、なぜ低速側にも限界があるのでしょうか。

A:   これらのADコンバータは逐次比較型ですが、その動作シーケンスは外部からのクロックfSCLKにより実行されます。このクロックが遅くなると、変換中の内部のサンプルホールドが正確な値を保持できず、変換精度を維持できなくなります。そこで精度を保証できる最低速度の規定を設けています。クロックが規定以下になることでの電気的なダメージはありません。