CMOSスイッチの未使用端子の処理

Q：  CMOSスイッチの入出力端子処理についてお教え下さい。
スイッチをOFFに制御した状態で、ソース、あるいはドレインを未接続（オープン）、もしくは不定状態にすることは可能でしょうか？ 何か悪影響がありますでしょうか？

A：  　スイッチをOFFのステートにした場合、DとSはともに高インピーダンス状態になります。原理的にはオープンでも回路動作に矛盾は起きませんが、高インピーダンスのアナログ入出力ピンをオープンにすることは、お勧めしておりません。静電気や他の回路からのリークなどにより、使用中に不慮の事故を起こす危険性がありますので、一般的には使用しないD,Sはともにグランドに接続しておくことを推奨しています。

スイッチ切り替え時に意図しない電圧出力が一瞬あらわれる。

Q：   たとえばADG408で VSS -15V VDD +15V GND 0V とし、S1に信号。他のCHはGND電位とした場合、 S8からS1を選択した場合、瞬間的に出力に高い電圧が出力され、その後数１００μSで、切り替えた信号の電圧に落ち着きます。原因はどのようなことが考えられるのでしょうか。

A：   原因としては、ADG408のチャージインジェクションと後段の回路の影響のふたつが考えられます。チャージインジェクションは内部スイッチの切り替えの際に、過渡的にゲート側より信号ラインに注入される（流れてくる）電荷です。この電荷がインピーダンスの高い出力ノード（たとえばバッファーアンプの入力）に加えられると、電圧の誤差となります。またマルチプレクサの出力が、差動電圧が制限されているようなバッフアンプ（たとえばOP27）に接続されている場合、過渡的な入力の変化によりアンプの＋－入力端子間のバーチャルショートが崩れ、電位差が生じる事により、入力端子間に電流が流れて入力電圧に影響を与える場合があります。　このような場合にはアンプの出力と－入力間に抵抗を接続して流れる電流を制限して下さい。またADG408の出力とGND間に小さな（10pF程度）コンデンサーを接続してチャージインジェクションによる出力電圧の変化を低減する事をお勧めいたします。

CMOSスイッチに電源が印加されていないときのスイッチの状態

Q：   CMOSアナログスイッチの電源ピンに電圧を入力していない状態で、スイッチ入出力間の導通はありますか。 それとも不定状態でしょうか。

A：   一般的なCMOSスイッチの各ピンは、ESD保護ダイオードにより各電源（VDDとVSS）に接続されています。VDD/VSSの電源が加わっていない状態で、DやSピンに電圧が加わると、このダイオードが導通して大電流が流れ、場合によってはダメージを受けることがあります。このピンの導通ということですが、テスターなどで測定すると、このESDダイオードを通して電流が流れるので、ある抵抗値を示します。（テスターの仕様により何Ωとは言えません）　アナログスイッチがスイッチとして機能するのは、電源が正常に印加されているときだけです。

なお一部のFoullt Protection機能内蔵のCMOSスイッチは、電源オフの状態でもハイインピーダンスを保ち、以降の回路を保護するものもああります。