CMOSスイッチに電源が印加されていないときのスイッチの状態

Q：   CMOSアナログスイッチの電源ピンに電圧を入力していない状態で、スイッチ入出力間の導通はありますか。 それとも不定状態でしょうか。

A：   一般的なCMOSスイッチの各ピンは、ESD保護ダイオードにより各電源（VDDとVSS）に接続されています。VDD/VSSの電源が加わっていない状態で、DやSピンに電圧が加わると、このダイオードが導通して大電流が流れ、場合によってはダメージを受けることがあります。このピンの導通ということですが、テスターなどで測定すると、このESDダイオードを通して電流が流れるので、ある抵抗値を示します。（テスターの仕様により何Ωとは言えません）　アナログスイッチがスイッチとして機能するのは、電源が正常に印加されているときだけです。

なお一部のFoullt Protection機能内蔵のCMOSスイッチは、電源オフの状態でもハイインピーダンスを保ち、以降の回路を保護するものもああります。

CMOSスイッチの未使用端子の処理

Q：  CMOSスイッチの入出力端子処理についてお教え下さい。
スイッチをOFFに制御した状態で、ソース、あるいはドレインを未接続（オープン）、もしくは不定状態にすることは可能でしょうか？ 何か悪影響がありますでしょうか？

A：  　スイッチをOFFのステートにした場合、DとSはともに高インピーダンス状態になります。原理的にはオープンでも回路動作に矛盾は起きませんが、高インピーダンスのアナログ入出力ピンをオープンにすることは、お勧めしておりません。静電気や他の回路からのリークなどにより、使用中に不慮の事故を起こす危険性がありますので、一般的には使用しないD,Sはともにグランドに接続しておくことを推奨しています。