メニュー
閉じる
CN0259
アンチエイリアス・フィルタ付きで 184.32 MSPS の高性能、65 MHz 信号帯域幅、4ch IF レシーバ
※Rev.０を翻訳したものです。新ver.は英語資料をご覧ください。
概要
設計リソース
評価用ボード
型番に"Z"が付いているものは、RoHS対応製品です。 本回路の評価には以下の評価用ボードが必要です。
- EVAL-CN0259-HSCZ ($385.00) High Performance 65 MHz Bandwidth Quad IF Receiver with Antialiasing Filter and 184.32 MSPS Sampling Rate
- HSC-ADC-EVALCZ ($837.94) High Speed Eval Control Board
機能と利点
- Quad IF Receiver
- 65MHz Bandwidth
- 184.32MSPS Sampling Rate
- 70.1dB SNR @ 140MHz Input
- 70dB SFDR @ 140MHz Input
製品カテゴリ
マーケット & テクノロジー
使用されている製品
回路機能とその特長
図1に示す回路は、超高ダイナミック・レンジ差動アンプ・ドライバADL5565と11ビット、200 MSPSの4ch IFレシーバAD6657Aをベースにした信号帯域幅65 MHzのレシーバ・フロントエンドです。
4次バターワース・アンチエイリアス・フィルタは、アンプとIFレシーバの特性およびインターフェース条件に基づいて最適化されています。フィルタ回路やその他の抵抗成分による合計挿入損失は、わずか2.0 dBです。回路全体の信号帯域幅は65 MHzであり、ローパス・フィルタは1 dB帯域幅が190 MHz、3 dB帯域幅が210 MHzの性能を持っています。パスバンド平坦性は1 dBです。
この回路は、140 MHzを中心とする信号帯域幅65 MHzのIF信号を184.32 MSPSのサンプリング・レートで処理するように最適化されています。140 MHzのアナログ入力で65 MHzの信号帯域幅で測定されたS/N比とSFDRは、それぞれ70.1 dBFSと80.9 dBcです。
回路説明
図1 に示す回路は、シングルエンド入力信号を、広帯域（3 GHz）1:1トランスM/A-COM ECT1-1-13Mを使用して、差動信号に変換しています。6.0 GHzの差動アンプADL5565 の差動入力インピーダンスは、6 dBのゲインで動作するときに200 Ω、12 dBのゲインで動作するときに100 Ω、15.5 dBのゲインで動作するときに67 Ωです。
ADL5565はAD6657Aに最適なドライバであり、ローパス・フィルタを経由しADCへ入力するまで完全な差動構成になっているため、2次歪み積を最小限に抑えられるだけでなく、優れた高周波同相ノイズ除去性能も得られます。ADL5565は入力接続に応じて、6 dB、12 dB、15.5 dBのゲインで動作します。この回路では、フィルタ回路とトランスの挿入損失（およそ2.1 dB）を補償するために、ゲインを6 dBにしてあります。信号ゲインは全体で4.0 dBになります。このゲインがあることで、アンプからのノイズを最小限に抑えるのにも役立ちます。
AD6657Aは4ch IFレシーバであり、おのおののADCはデジタル部のノイズ・シェーピング再量子化器（Noise Shaping Requantizer; NSR）と内部で接続されています。このNSR回路により、ナイキスト周波数帯域内のより狭い周波数範囲で、S/N比を向上させることができます。
NSRブロックは、サンプリング・レートの22%、33%、36%の帯域幅に設定することができます。この回路ノートで取得したデータの場合、サンプリング・レートは184.32 MSPSで、以下のNSR設定値を用いました。
- NSR帯域幅 = 36%
- 同調ワード（TW）= 12
- 左帯域エッジ= 11.06 MHz（入力= 173.26 MHz）
- 中心周波数= 44.24 MHz（入力= 140.08 MHz）
- 右帯域エッジ= 77.41 MHz（入力= 106.91 MHz）
NSR回路の動作の詳細は、AD6657Aのデータシートをご覧ください。
アンチエイリアス・フィルタは、フィルタ設計プログラム（ここではAgilent ADS）で設計した、4次のバターワース・ローパス・フィルタです。バターワース・フィルタを選んだ理由は、応答性がフラットなためです。4次フィルタでは、ノイズ等価帯域幅比は1.03という係数になります。他のフィルタ設計プログラムは、Nuhertz TechnologiesやQuite Universal Circuit Simulator（Qucs）Simulationから入手できます。
最適な性能を実現するために、200 Ω以上の差動負荷をADL5565に接続します。また20 Ωの直列抵抗で、フィルタの容量成分をアンプ出力から分離します。負荷側のインピーダンスを考慮しても、正味の負荷インピーダンスは249 Ωになります。
ADC入力に直列に接続した15 Ωの抵抗により、フィルタとアンプに対し、ADC内部のスイッチングによる過渡変動の影響を与えないようにします。ADCと並列に接続された110 Ωの抵抗は、ADCの入力インピーダンスを低下させ、狙いどおりの性能を実現できるようにしています。
AD6657Aの差動入力インピーダンスは、2.2 pFと約2.4 kΩの並列接続になります。このようなスイッチド・キャパシタ入力ADCでは、インピーダンスの実数部と虚数部は入力周波数の関数になります。この解析方法については、アプリケーション・ノートAN-742をご覧ください。
4次のバターワース・フィルタは、信号源インピーダンス50 Ω、負荷インピーダンス209 Ω、3dB帯域幅190 MHzで設計しました。フィルタ・プログラムで生成した値を図2に示します。最終的に得られたフィルタの回路値を図3に示します。実際のフィルタ素子に選んだ値は、プログラムで作成した値に最も近い標準値です。フィルタの一番後段の並列容量ぶんとして、ADCの内部容量2.2 pFを使用しました。またADC入力に小容量の並列容量（1.5 pF）を並列に追加し、ADC入力サンプリング回路からのキックバック充電電流を低減させ、フィルタ性能も最適化しました。
この設計で分かるように、最高性能を得るためには、反復的プロセスが必要なこともあります。フィルタ・プログラムで得られる値は最終値にきわめて近いものでしたが、プリント基板には若干の寄生容量があるため、実際のフィルタの値はわずかに異なるものになりました。図3はフィルタの最終的な設計値です。
システム性能の測定結果を表1にまとめて示します。ここで3 dB帯域幅は210 MHzです。回路全体の挿入損失は約2 dBです。最終的なフィルタ回路の周波数特性を図4に、S/N比とSFDR性能を図5にそれぞれ示します。
| Performance Specs @ 1.75 V p-p FS | Final Results (kΩ) |
| Cutoff Frequency (−1dB) | 190 MHz |
| Cutoff Frequency (−3dB) | 210 MHz |
| Passband Flatness (10MHz to 190MHz) | 1 dB |
| SNRFS @ 140MHz | 70.1 dBFS |
| SFDR @ 140MHz | 80.9 dBc |
| H2 / H3 @ 140MHz |
97.7 / 80.9 dBc |
| Overall Gain @ 10MHz | 3.9 dB |
| Input Drive @ 10MHz | 4.9 dBm |
回路の評価とテスト
回路評価は、回路ボード EVAL-CN0259-HSCZと、FPGAベースのデータ・キャプチャ・ボードHSC-ADC-EVALCZ を使用します。2つのボードには、短時間で回路の設定と性能評価が可能な、接続用高速コネクタがあります。EVAL-CN0259-HSCZボードには、このノートに記述されているように評価済み回路が含まれています。適切にADCを制御しデータを取り込むために、データ・キャプチャ・ボードHSC-ADC-EVALCZを、ビジュアル・アナログ評価ソフトウェアとSPIコントロール・ソフトウェアと共に使用します。EVAL-CN0259-HSCZボードの回路図、BOM、レイアウト・ファイルについては、CN0259 設計支援パッケージを参照してください。アプリケーション・ノート AN-835（和文Rev.0 / 最新版は英文をご覧ください）には、この回路ノートに記述されているテストを動作させる、ハードウェアとソフトウェアのセットアップ方法についての詳細が記載されています。