メニュー
閉じる
CN0252
バイポーラ入力信号のための単電源、DC結合、16ビット、125MSPS、アナログ・フロントエンド
※Rev.０を翻訳したものです。新ver.は英語資料をご覧ください。
概要
設計リソース
機能と利点
- 16ビット、125MSPSフロント・エンド
- DC結合
- 単電源
- バイポーラ入力
製品カテゴリ
マーケット & テクノロジー
使用されている製品
関連資料
アプリケーション・ノート (1)
参考資料
回路機能とその特長
図 1に示す回路はDC結合単電源システムで、バイポーラ入力信号を差動入力、低電圧のA/Dコンバータにインターフェース する時にしばしば起こる問題を解決します。この回路は2つのレベル・シフト抵抗を使用して入力同相レベルを制御する事 により差動ドライバアンプの入力の同相電圧を適切な電圧にします。出力同相電圧は差動ドライバ ADA4930-1のVOCMピンに 正しい電圧を供給する事により独立に設定されます。
この柔軟な回路構成により差動ドライバADA4930-1は3.3V単電 源で動作可能で、16ビット 125 MSPS ADC AD9265は1.8 V電源 で動作可能になり、全回路電源消費を最小にする事ができま す。
広帯域のアプリケーションで、しばしば対象の周波数範囲にD Cが含まれます。差動入力ADCのダイナミック・レンジを最大 にするために、代表的な入力信号が比較的に大きくなる事が あります。その場合差動ドライバはより低ゲイン設定で動作 する事が要求されます。これらの条件下で、差動ドライバの 入力同相電圧は規定の範囲内に保たれなければなりません。
高入力同相電圧のデモジュレータ出力の処理、差動成分にDC 成分が加わるX線アプリケーション、差動ドライバが低値の入 力同相電圧を処理する必要となるその他の分野などの直接結 合の単電源アプリケーションで、差動アンプの入力と出力の 同相電圧を別々に制御する事がしばしば要求されます。低入 力同相電圧のアプリケーションには、ゼロ、バイポーラ又は 負入力信号のシングル・エンド入力又は差動入力があります。
回路説明
最高性能を得るために最近の高速ADCは通常差動アンプで駆動します。標準的な差動ドライバはゲイン2又はそれ以下で動作する時に最高のAC性能を提供し、単電源アプリケーションではフルスケールの入力信号はしばしばADCドライバの入力同相電圧範囲を超えてしまいます。
差動アンプによる同相電圧問題が起きないように、回路を注意深く解析する必要があります。差動ドライバADA4930-1の設計の式と解析はそのデータシートに含まれています。しかしアナログ・デバイセズのDifferential Amplifier Calculator( DiffAmpCalc 設計ツール）を使用すれば回路の完全な解析が可能で、節点解析を行い、結果をグラフ形式で表わします。
図 1の回路にADA4930-1を使用した理由は、出力同相電圧 (VOCM) をAD9265のような1.8 V ADCに最適な同相電圧レベルである0.9 Vに設定し、3.3 V単電源動作が可能だからです。
ノイズ性能を最適化し、信号とノイズおよび歪みの比（SINAD）に対する悪影響を最小にするために、RFx の値を249 Ωに選びました。次にVINから差動出力電圧(VOD)まで測ったゲインが0.511になるようにDiffAmpCalcデザイン・プログラムを使用してRGx と RTxの値を決定しました。
図 1の入力信号は50 Ω RF信号源から出力して、バンドパス・フィルタを駆動します。差動アンプのソース・インピーダンスのバランスを保つため、図 1に示すように未使用の入力に49.9 Ω抵抗と直列にAC結合コンデンサ0.1 μFを接続します。このコンデンサのインピーダンスは中心周波数70 MHzの信号には十分低いのでAC短絡回路として働きます。
単電源3.3Vで動作するADA4930-1 の入力同相範囲は0.3 V ～ 1.2 Vです。2つの入力同相抵抗RCM1 と RCM2 を差動アンプの入力ピンと基準電圧VREF1 と VREF2 の間に接続すれば、フルスケールのバイポーラ入力信号でも入力同相電圧は0.3 V以下にはなりません。
同相バイアス抵抗が無い場合、ADA4930-1 の入力同相電圧は0.3 V以下になり、フルスケール信号ではクリッピングが生じます。
便宜上VREF1 と VREF2 を各々VCC （3.3 V単電源）に接続します。3.3 Vへ接続すれば公称入力同相電圧が高くなり、負の入力信号スイングに対応できます。同相抵抗の値を計算する方法はADA4930-1 のデータシートに述べられています。
一般的に差動アンプの出力に直列に小さな値のスナバ抵抗を接続します。この抵抗は高周波ピーキングを最小にし、フィルタのコンデンサからアンプ出力を分離します。図 1の回路では、これらの抵抗の値は25 Ω.になっています。
3次のバターワース・ローパス・フィルタは2次/3次高調波をオールオフする働きをし、ADC入力端子におけるノイズを減らします。最終的なフィルタ容量がAD9265の入力容量に並列になるように奇数次フィルタを選択しました。
バターワース・フィルタは100 MHzのカットオフ周波数、50 Ωの入力インピーダンス、1 kΩの出力インピーダンスの条件で設計されています。フィルタの部品は標準品の値に丸めて、さらに最高のシステム性能が得られるように最適化しています。
ADC入力端子に並列の10 kΩ抵抗は信号経路の減衰量を最小にするために、できるだけ高い値を選びました。ADA4930-1をAD9265に隣接したので70 MHzでの伝送線の影響が最小になっています。従って、ドライバ出力とADC入力の間に従来のダブル終端方法は行いませんでした。
AD9265の駆動時には、ADCの入力をオーバードライブしないように注意しました。3.3 V電源動作時のADA4930-1の最大出力は1.74 Vで、AD9265の最大入力電圧の規定内です。
同相電圧の解析
DiffAmpCalc toolに適切な値を入力した後の設計の基本的なスターテング・ポイントを図 2に示します。入力信号が1.4 V p-pの時、+IN入力 と −IN入力での信号が0.305 V程度に低くなる事に注意してください。信号がさらに大きくなると図 3に示すようにクリッピングを生じます。
この問題の1つの解決は負電源を追加する事です。しかし最大電源電圧の5.5 V以上にはできないので±3.3 V電源は使用できません。+3.3 V と −1 Vの両電源システムは動作しますが、これは不便で電源の追加する事になります。
図 1に示すように2つのRCMx抵抗を追加する方法は理想的で、887 Ω抵抗を使用してADA4930-1の公称同相電圧を0.489 V から 0.860 Vへ持ち上げます。ここで+IN 入力と −IN入力での負と正の最大振幅はそれぞれ0.61 V と 1.11 Vとなり、0.3 V ～ 1.2 Vの許容範囲内になります。
回路の性能
図 4はセンター周波数70 MHz、サンプリングレート125 MSPS の外付けバンドパス・フィルタに直接結合したAD9265評価用 ボードの性能を示します。標準のAD9265評価用ボードの回路 構成ではRFバランを使用して信号をシングル・エンドから差 動に変換します。
図 5はAD9265 と ADA4930-1を使用した図 1の単電源回 路を示しますが、887 Ωのバイアス抵抗を取り除いた場 合です。クリッピングの影響は明らかです。DiffAmpCa lcも又このクリッピング示します（図 3を参照）
図 6は入力同相抵抗RCM1 と RCM2を接続した場合の3.3 V単電 源動作のADA4930-1の性能を示します。さらに図 1に示すよう にAD9265評価用ボードのバランとRCフィルタを取り除き3次の バターワース・フィルタに置き換えました。
Table 1は性能指数として有効ビット数（ENOB)、SINAD、S/N比(SNR)を使用して図 4と図 5と図 6を比較しています。
| Figure of Merit |
Baseline (See Figure 4) |
No RCM Resistors (See Figure 5) |
RCM Resistors (See Figure 6) |
| ENOB |
12.4 |
3.8 |
12.1 |
| SINAD (dBc) |
76.7 |
24.1 |
75.1 |
| SNR (dB) |
76.9 |
24.2 |
75.5 |
Table 1に示すように入力同相抵抗は独立して入力同相レベル をシフトする事が主な機能ですが、この入力同相抵抗を接続 するとわずかに性能に影響があります。たとえば、ENOBはRCM 抵抗を接続する前は12.4ですが、RCM 抵抗を接続すると12.1 になります。ENOBのわずかな減少は図 1に示す回路のADA4930 -1の出力ノイズ密度4.7 nV/√Hzによるノイズ・フロアの小さ な増加に起因します。この値はDiffAmpCalc toolを使って計 算されました。従ってADCドライバの入力と出力の同相レベル は2つの抵抗RCM1 と RCM2を追加する事により独立に制御できる とともに優れたENOB、SINAD、SNR性能を維持します。
バリエーション回路
ADA4930-1のフィードバック抵抗とゲイン抵抗を変更する事は 図 1に示した回路の1つのバリエーションになります。フィー ドバック抵抗とゲイン抵抗を 499 Ωに大きくすると、わずか にノイズ・フロアが増え性能に多少悪影響がでます（図 7を 参照）。
ゲイン/フィードバック抵抗の変更による影響はそれほど大き くありませんが、たとえば、ENOBは12.1ビットから11.9ビッ トに低下します。
図 1のもう1つのバリエーションには AD9255 (14ビット、1 25 MSPS)、 AD9258(デュアル14ビット、125 MSPS)、 又はAD9268 (デュアル16ビット、125 MSPS)のような代替えADCを使用する事があります。
デュアルAD9258又はAD9268を基本にしたI/Qレシーバのよう なデュアル・ドライバが要求されるアプリケーションにはド ライバADA4930-2があります。
回路の評価とテスト
評価に必要な装置
下記の装置が必要です：
- USBポート付きWindows® XP又はWindows Vista®(32ビッ ト)又は Windows® 7 (32ビット)対応のPC
- EVAL-FDA-1CPZ-16評価用ボード
- AD9265-125EBZ評価用ボード
- HSC-ADC-EVALCZ FPGAベースのデータ・キャプチャ・キット
- VisualAnalog ソフトウェア
- Analog Devices DiffAmpCalc ツール
- 電源: 3.3 V＠100 mA
- 電源: 0.9 V＠100 mA
- 壁実装型電源（2個）：6V＠2A
- 125.127 MHz Wenzel 社 クリスタル・オシレータ(Part #500-25341)
- 70 MHzバンドパス・フィルタ
- 125 MHzバンドパス・フィルタ
- RF信号源： Rohde & Schwarz社の信号発生器： SMA100A
- BNCとSMAコネクタ付き同軸ケーブル
始めてみよう
ソフトウェアのインストール
AD9265のソフトウェア VisualAnalog、 FPGAデータ・キャプチャ・キット・ユーザー・ガイドをダウンロードしてください。 ソフトウェアはWindows® XP (SP2)、Windows Vista、 Windows 7 (32ビット又は64ビット)とコンパチブルです。VisualAnalog ソフトウェアをダウンロードし、それをインストールしてく ださい。
IPCに接続した時、評価システムが確実に正しく認識されるよ うに、FPGAベースのデータ・キャプチャ・キットをPCのUSBポ ートに接続する前に評価用ソフトウェアをインストールして ください。
セット・アップとテスト
ソフトウェアの使用とテストの実行についての完全なセッ ト・アップ方法は UG-074 User Guide を参照してください。図 8にテスト・セットアップの機能ブロック図を示します。
図 1に示す回路をテストするためにはAD9265評価用ボードに 下記のような小さなハードウェア変更が必要です。
- J2（-INPUT）にSMA入力コネクタを取り付ける。
- T3 と T6からバランを取り除く。
- C2からC4、C15、C96、C71のコンデンサを取り除く。
- R1、R15、R16、R22、R23、R47の抵抗を取り除く。
- R1、R22、R23、R32、C3、C25、C71、C96に0Ωを取り付 ける。
- R37 と R47にコンデンサ4.7 pFを取り付ける。
- フットプリントT6の１ピンと6ピンの両端にインダクタ1 50 nHを取り付ける。
- フットプリントT6の3ピンと4ピンの両端にインダクタ15 0 nHを取り付ける。
- フットプリントT6の1ピンと3ピンの両端にコンデンサ10 pFを取り付ける。
- P18ジャンパーを取り除く。