概要

設計リソース

設計サポートファイル

  • Schematic
  • Bill of Materials
  • Gerber Files
  • Assembly Drawing
設計ファイルのダウンロード 1069 kB

評価用ボード

Part Numbers with "Z" indicate RoHS Compliance. Boards checked are needed to evaluate this circuit

  • HSC-ADC-EVALCZ ($698.28) Controller board needed to evaluate this circuit. Please see "Circuit Evaluation & Test" section for connection information.
在庫確認と購入

機能と利点

  • 14ビット 125MSPS クワッド ADC
  • 78.5dBFS SNR
  • ポスト・デジタル加算強化

マーケット & テクノロジー

使用されている製品

回路機能とその特長

図1に示す回路は、ポスト・デジタル加算を用いて信号対ノイズ比(SNR)を単一ADCでの74dBFSから4個のADCと加算回路を使うことで78.5dBFSに向上させる、14ビット、125MSPSクワッドADCシステムの簡略図です。

この技術は、特に超音波やレーダーなどの高いSNRを必要とするアプリケーションに適しており、最新の高性能低消費電力クワッド・パイプライン型ADCを採用しています。
この回路は、相関のないノイズ源は2乗和平方根(rss)で加算され、信号電圧はリニアに加算されるという基本原理を用いています。




図1. 高いSNRを実現するために4個の並列ADCを加算する基本ブロック図

回路説明

各ADCの入力には信号成分(VS)とノイズ成分(VN)が含まれます。4つのノイズを含む電圧源を加算すると、4つの信号電圧をリニア加算(単純な足し算)した値と4つのノイズ電圧の2乗和平方根の和(root sum square)である合計電圧VTが得られます。例として次式のように表されます。


 CN0249_Image1.

同じ電圧源を使うとVS1 = VS2 = VS3 = VS4なので、信号は実質的に4倍になりますが、rms値が等しいコンバータ・ノイズ(すなわち同じ設計のコンバータ4個の合計ノイズ)は2倍にしかならないため、VTの信号対ノイズ比は2倍だけ、つまり6.02dB向上します。したがって、4つの同様の信号の加算によるSNRの6.02dBの向上により、有効分解能が1ビット追加されます。SNR(dB) = 6.02N + 1.76dBなので次式のようになります。ここで、Nはビット数です。

CN0249_Image2

複数のADCの出力を加算して得られた理論上のSNRを表1に示します。シンプルであるという点では、4個のADCを加算するのが自然な選択です。要求性能の厳しいケースでは、より多く使用することも検討に価しますが、他のシステム仕様(コストを含む)や利用可能なボード・スペースの大きさに依存します。

表1. ADCの個数対SNRの向上

Number of ADCs   Increase in SNR (dB)
 2  3
 4  6
 8  9
 16  12
 32  15


14ビットADCの理論上のSNRは(6.02 × 14) + 1.76 = 86.04dBになります。AD9253のデータシートでは74dBの標準SNRを規定していますが、このENOB(有効ビット数)は12ビットに相当します。

CN0249_Image3


図1の回路は、AD9253 14ビット、125MSPSクワッド・チャンネル・A/Dコンバータを採用し、4つのアナログ入力チャンネルと組み合わせたパッシブ・レシーバ・フロントエンドを備えています。

この回路は図2に示すように、シングルエンドの入力を受信し、インピーダンス比が1:1の2個の広帯域(3 GHz)バランM/A-COM ETC1-1-13をダブル・バランス構成で使って、差動に変換します。


図2. 入力アナログ加算ネットワーク


4つの全てのADC入力はバラン回路の2次側に並列に接続されています。この回路にはゲインはなく、各アナログ入力ペアにそれぞれシンプルなフィルタが備わっており、隣接するADCチャンネルに帰還する可能性のある残留キックバックの量を減らします。

ADCを使った完全差動アーキテクチャによって高周波数での同相除去が良好になるので、加算されたときに相関のないノイズ源が最小限に抑えられ、第1ナイキスト・バンド(125MSPSでのサンプリングでは0MHz~62.5MHz範囲)で78.5dBFSのSNR性能と85dBcのSFDR性能が得られます。回路全体の通過帯域での1dB平坦性帯域幅は65MHzです。

最高の性能を得るため、ダブル・バランス型バラン手法を使用し、全周波数にわたって最良の偶数次スプリアス特性を実現しました。しかし4つのADCの入力が並列に接続されているため、100MHz未満の周波数でもバランスを維持することが難しくなる可能性があります。

66Ωの差動終端を使って、バラン回路の2次側を終端しました。66Ωの値を選択したのは、4つのコンバータの入力インピーダンスとの並列接続による損失を低減するためと、トランスの2次側と1次側の間に生じる損失を最小限に抑えるためで、1次側から見たときの総合インピーダンスが約50Ωになります。

この回路ではフェライト・ビーズを用いて、ボード・レイアウトおよび4つのバッファ無しADCチャンネルの並列接続による寄生容量負荷の影響を低減しました。これらのビーズによって各ADC入力チャンネルからのキックバックが低減され、全体の帯域幅が維持されます。10Ω の直列抵抗は 2 つの目的を果たします。第 1 に、 ADC の入力フィルタ(同相用に 2pF、差動用に 5pF)を駆動し、第 2 に、各 ADC から生じるキックバックの量を抑えます。電荷のキックバックとバッファ無し ADC アーキテクチャの詳細については、アプリケーションノートAN-アプリケーションノートAN-742742 を参照してください。

システムの実測性能を表2にまとめてあります。ここで、−3dB帯域幅は67MHzです。このネットワークの総合挿入損失は約3dBなので、ADCの入力に2V p-pのフルスケール差動信号を供給するには、+13dBmの入力駆動が必要です。


表2. 回路の実測性能

Performance Specs at 2.0 V p-p FS  Final Results 
 Sample Frequency  125 MSPS
 Pass-Band Flatness (67 MHz)  3 dB
 SNRFS at 10 MHz  78.5 dBFS
 SFDR at 10 MHz  85 dBc
 H2/H3 at 10 MHz  85 dBc/90 dBc
 Input Impedance at 10 MHz  58 Ω
 Input Drive at 10 MHz  +13.0 dBm

















 



システム性能

AD9253 14ビット、125MSPSクワッドADCは、AD9653 16ビット、125MSPS ADCとピン互換のデバイスです。AD9253とAD9653のクワッド加算構成の帯域幅の実測値を比較したものを図3に示します。




図3. AD9253とAD9653のクワッド加算構成の周波数応答

AD9253とAD9653のシングルとクワッドの両方のバージョンのSNRの実測値を図4に示します。




図4. AD9253とAD9653のシングルとクワッド加算の構成でのSNR性能の周波数特性


クワッド加算技術を使用した場合、AD9253 14ビットADCの10MHzでのSNRが約5dB増加していることに注目してください。AD9653 16ビットADCのSNRもほぼ同じ値だけ増加しています。

これに対して、シングルのAD9253 14ビットADCとシングルのAD9653 16ビットADCの差は約3dBです。

AD9253とAD9653のクワッド加算構成で得られたSFDRデータを図5に示します。


図5. AD9253とAD9653のクワッド加算構成でのSFDRの周波数特性

1GHzの帯域で50Ωにキャリブレーションされたネットワーク・アナライザを使用して、図1と図2の回路の入力インピーダンスを測定した結果を図6に示します。最終的なネットワークのVSWRが所定の帯域(第1ナイキスト・ゾーン、DC~62.5MHz)に対して1.2以下であることが分かりました。



図6. フロントエンドの4チャンネル加算回路全体の入力インピーダンス



フロントエンド・インターフェースの設計手順

このセクションでは、受動素子による加算技術におけるフィルタ付きパッシブ・フロントエンドADCインターフェースの一般的な設計手順を説明します。最適な性能(帯域幅、SNR、SFDR)を実現するには、フロントエンドとADCを使った一般的な回路に対してある程度の設計上の制約があります。

  • フロントエンドを設計するときの主要なパラメータを熟知して理解する必要があります。これらには以下のものが含まれます。
    • 入力インピーダンス/VSWR(電圧定在波比)は単位のないパラメータで、対象の帯域幅において負荷に反射される電力の大きさを表します。ネットワークの入力インピーダンスは負荷の規定値で、通常50Ωです。
    • 通過帯域の平坦性は一般に、規定帯域幅内で許容可能な変動リップルの大きさとして定義されています。
    • 帯域幅は単に、システムで用いられる周波数の範囲です。
    • 最小SNR(信号対ノイズ比)およびSFDR(スプリアスフリー・ダイナミック・レンジ)入力駆動レベルは帯域幅、入力インピーダンス、VSWRの各規定値の関数です。これにより、コンバータのフルスケール入力信号に必要なゲインと振幅が設定されます。このレベルはトランス、アンプ、アンチエイリアシング・フィルタなどの選択されるフロントエンド部品に大きく依存し、実現が最も困難なパラメータの1つになる可能性があります。
  • フィルタによるADCと負荷の間の直列抵抗の適正な大きさを決める必要があります。これは、通過帯域内の望ましくないピーキングをなくし、各ADC入力からのキックバックを最小限に抑えるためです。ほとんどの場合、適正な値は経験的に決める必要があります。
  • ADCの入力インピーダンスは、外付けの並列抵抗でシャントすることによって下げることが必要になります。適切な直列抵抗を使ってADCをフィルタから絶縁する必要があります。この直列抵抗はピーキングの低減も行うもので、一般に経験的に決められます。



回路の最適化技術とトレードオフ

このインターフェース回路のパラメータは相互に大きく依存しているため、主な仕様(帯域幅、帯域幅の平坦度、SNR、SFDR、ゲインなど)全てに対して回路を最適化することはほとんど実現困難です。

図2の例では、直列抵抗RAの値を大きくすると、通過帯域のピーキングを低減することができます。ただし、この抵抗値が大きくなると信号がより減衰するので、全ての並列接続されたADCのフルスケール入力範囲を満たすため、入力ネットワークはより大きな信号で駆動する必要があります。

これらのトレードオフのバランスをとることは多少難しい面があります。この設計では、各パラメータを同じ重み付けにしたため、選択された値は全ての回路特性に対する代表的なインターフェース性能を実現します。設計によっては、システムの要求に応じて、SFDR、SNR、または入力駆動レベルを最適化するために異なる値を選択することができます。

この回路のSNR性能はいくつかの要素で決まります。ADCアーキテクチャの特性、内部サンプル&ホールド・メカニズムによるAD9253の内部フロントエンド・バッファのバイアス電流の設定値、ならびに回路に必要な帯域幅です。ここでは、第1ナイキスト・ゾーンを使用しました。

この特有の設計でできるもう1つのトレードオフは、ADCのフルスケール設定値です。この回路で得られたデータの場合、ADCのフルスケール差動入力電圧は2V p-pに設定しました。これによりSFDRが最適化されます。フルスケール入力範囲を2.0V p-pの最大フルスケールより小さい値に変更すると、SNR性能が低下します。



受動部品とPCボードの寄生容量に関する検討事項

このような高速回路の性能は、適切なPCBレイアウトに大きく依存します。これには電源バイパス、管理されたインピーダンス・ライン(必要な場合)、部品配置、信号配線、電源プレーン、グラウンドプレーンなどが含まれますが、これらに限定されません。高速のADCやアンプのPCBレイアウトに関する詳細については、チュートリアル MT-031MT-101
を参照してください。

フィルタの受動部品には、寄生要素が小さい表面実装コンデンサ、インダクタ、および抵抗を使用します。インダクタは、Coilcraftの0603CSシリーズから選択しました。フィルタの表面実装コンデンサは安定性と精度を考慮して、5%、C0G、0402タイプを使用しました。

システムの詳細な文書についてはCN-0249 Design Support Package を参照してください。

バリエーション回路

同じ帯域幅と低消費電力を必要とし、高性能を求めないアプリケーションには、AD9633 12ビット、125MSPSクワッド・チャンネルA/Dコンバータを使用することができます。同じ帯域幅で、やや高い消費電力ですが、高性能を必要とするアプリケーションには、AD9653 16ビット、125MSPSクワッド・チャンネルA/Dコンバータを使用することができます。これらのデバイスは前に示した他のデバイスとピン互換です。

回路の評価とテスト

この回路は、修正した AD9253-125EBZ 回路ボードとFPGAをベースにした HSC-ADC-EVALCZ データ・キャプチャ・ボードを使用します。2つのボードには接続用高周波コネクタが備わっているので、回路のセットアップと性能評価を短時間で行うことができます。手を加えたした AD9253-125EBZ ボードには、この回路ノートに記述されているように評価済み回路が含まれています。ADCを適切に制御してデータをキャプチャするために、HSC-ADC-EVALCZデータ・キャプチャ・ボードをビジュアル・アナログ評価用ソフトウェアならびにSPIコントローラ・ソフトウェアとともに使用します。CN-0249の設計支援パッケージ(http://www.analog.com/CN0249-DesignSupport に回路図、部品表、ボードのレイアウトが含まれています。アプリケーションノートAN-835には、この回路ノートに記述されているテストを実行するためのハードウェアとソフトウェアのセットアップ方法が記載されています。ユーザー・ガイド(Evaluating the AD9653/AD9253/ AD9633 Analog-to-Digital Converters)には、AD9253の基本的な評価手順が記載されています。

製品サンプル

製品

概要

サンプル提供可能な
製品型番

AD9253 A/Dコンバータ、14ビット、80 / 105 / 125MSPS、クワッド、1.8V、シリアルLVDS出力

問い合わせる

PCサイトでは製品の購入が可能です。
評価用ボード 表示されている価格は、1個あたりの価格です。
analog.comサイトから購入できるボードは、最大で2枚までとなります。3枚以上の購入をご希望の場合は、正規販売代理店からご購入ください。
価格は1個当たりの米ドルで、米国内における販売価格(FOB)で表示されておりますので、予算のためにのみご使用いただけます。 また、その価格は変更されることがあります。米国以外のお客様への価格は、輸送費、各国の税金、手数料、為替レートにより決定されます。価格・納期等の詳細情報については、弊社正規販売代理店または担当営業にお問い合わせください。なお、 評価用ボードおよび評価用キットの表示価格は1個構成としての価格です。