メニュー
閉じる
ADV7612 レシーバを使用した拡張温度範囲のクワッド HDMI 入力、高速スイッチング・マルチプレクサ
※Rev.0を翻訳したものです。最新版は英語資料をご覧ください。
概要
設計リソース
設計サポートファイル
- Schematic
- Bill of Materials
- Gerber Files
- PADS Files
- Assembly Drawing
-
設計ファイルのダウンロード
7135 kB
デバイス・ドライバ
Software such as C code and/or FPGA code, used to communicate with component's digital interface.
機能と利点
- クワッドHDMIマルチプレクサ
- 高速スイッチング
- 拡張工業用温度範囲
回路機能とその特長
この回路は、225 MHz TMDS (1080p60、チャンネルあたり12ビット；148.5 MHz LLCピクセル・クロック)またはUXGA (1600 × 1200、チャンネルあたり10ビット； 162 MHz LLCピクセル・クロック)までの多重化された4つのHDMI入力を必要とするアプリケーションでのADV7612の拡張性を実現しています。回路はこのアプリケーションに対する費用対効果の高い解決策を提供し、−40°C～+85°Cの拡張工業用温度範囲で動作します。
回路説明
複数のADV7612デバイスが同じバスを共有するためには、デバイスの出力の状態、トライステートのバスの能力、およびバス上の負荷の電気的パラメータを考慮する必要があります。さらに、バス上で衝突／競合が起こらないようにI2Cにより制御する必要があります。この回路のボードのレイアウトは重要で、反射やクロスカップリングの危険を減らすため、制御されたインピーダンスを使い、直線的レイアウトします。完全なPCB レイアウトが、www.analog.com/CN0224-DesignSupport からダウンロードできる設計支援パッケージに含まれています。バックエンド・デバイスとしてADV7511 HDMI トランスミッタを使用しました。
バスの出力状態
リセット後、ADV7612はピンP0～P35、HS、VS/FIELD/ALSB、DE、LLC、AP0…AP5、SCLK/INT2、およびMCLK/INT2をトライステートにします。これらのピンは、http://ez.analog.com/docs/DOC-1751に提供されているUG-216 Hardware User Guideで述べているように、内部のTRI_PIX、TRI_SYNCS、TRI_LLC、TRI_AUDIOレジスタを使用してアクティブ状態に設定することができます。
ビデオおよびオーディオ・バスの負荷設定
一度にAVバスにアクセスすることができるのは、どちらか一方のADV7612だけです。他方はトライステートに留まる必要があります。出力ドライバ（P0…P35）の抵抗値を10 Ω～20 Ω（最高の駆動強度）と仮定し、トレースの特性インピーダンスを75 Ωと仮定すると、トレースの特性インピーダンスに整合させるには、55 Ω～ 65 Ωの直列抵抗が必要です。
ADV7612のトライステート出力のバス・ドライバの最大容量は20 pFです（ADV7612データシートの電気的仕様を参照）。
レイアウトおよび終端の検討事項
この設計では、伝送ラインが適切に終端され、制御されたインピーダンスであることが重要です。そうでないと、（長いラインで生じることがある）反射が伝送されたデータに悪影響を与える危険性があります。
ピクセル・ライン（P0…P35）、ビデオの同期信号（VS/FIELD/ALSB、HS、DE）、および（LLC以外の）オーディオ･ライン（AP0、AP1/I2S_TDM、AP2...AP5、MCLK/INT2、SCLK/INT2）の場合、ADV7612ドライバ側に51 Ωの直列終端抵抗と特性インピーダンスが75 Ωのトラックを使用することを推奨します。
LLC（line locked clock）ラインの特性インピーダンスは同じ75 Ωですが、直列抵抗は不要です。図2に示すように、遠端でテブナン終端（+3.3 Vへ150 ΩおよびGNDへ150 Ωで合成75Ω）を使って終端します。
理論上は50 Ω～60 Ωの終端値がベストですが、テストでは、75 Ω（2 ×150 Ω）のテブナン終端は振幅を増加させ、信号を電源の中点（1.65 V）付近にセンタリングすることが観察されました。これは望ましいことです。ボードにはADV7511 HDMIトランスミッタが含まれており、2個のADV7612の多重化された出力を伝送するのに使用されます。
図2. P0…P35データ・ラインとLLCトレースの終端
図3～図6はいろいろな終端の波形を示しています。それぞれの場合、図2に示されているように、LLCのテブナン終端は遠端（ADV7511の近く）に配置され、直列終端抵抗（51Ω）はADV7612デバイスにできるだけ近づけて配置されています。
測定は、Tektronix P6243 FETプローブ（1 MΩ抵抗、1 GHz帯域幅、1 pF未満の容量）とTektronix TDS5104Bオシロスコープを使ってADV7511のピンに対して行いました。
波形から、LLCラインに2 × 150 Ω終端を使うと、3.3 Vの最大振幅が保証されることが分かります。
データ・ラインに75 Ω直列抵抗を使うと、エッジが遅くなりすぎます。替わりにデータ・ラインに33 Ωと15 Ω を使うと、立ち下りエッジにアンダーシュートが生じ（図5と図6）、立ち上がりエッジにオーバーシュートが生じました（図示されていません）。したがって、LLCには2 × 150 Ωを選択し、データ・ラインの直列抵抗には51 Ωを使いました。これ様子は図9と図10のアイ・ダイアグラムに示されています。
図3.終端：LLC ラインにテブナン終端2 × 150 Ω、データ・ライン（HS）に75 Ω。垂直目盛り：1 V/div、水平目盛り：2 ns/div
図4.終端：LLC ラインにテブナン終端2 × 100 Ω、データ・ライン（HS）に75 Ω。垂直目盛り：1 V/div、水平目盛り：2 ns/div
図5. 終端：LLC ラインにテブナン終端2 × 68、データ・ライン（HS）に33 Ω 直列終端。0.5 V のアンダーシュートに注意。
垂直目盛り：1 V/div、水平目盛り：2 ns/div
図6. 終端：LLC ラインにテブナン終端2 × 33 Ω、データ・ライン（HS）に15 Ω 直列終端。1 V のアンダーシュートに注意。
垂直目盛り：1 V/div、水平目盛り：2 ns/div
I2Cポートへのアクセス
CSラインを”H”にすると、I2C通信がディスエーブルされます。
図7に示すように、簡単なインバータにより、マイクロコントローラ側の必要なリソースを減らすことができます。
図7. I2Cへのアクセス
CEC
ボード上にCECを実装することは必須ではなく、実装するかどうかはユーザー・オプションです。CECが不要であれば、（UG-216のAppedix B: Recommended Unused Pin Configurationに説明されているように）CECピンをフロートさせたままにします。このユーザーガイドはhttp://ez.analog.com/docs/DOC-1751に含まれています。
他の場合、CECコマンドを処理するのに別のエンジンを使用します。
XTAL_N, XTAL_P
ADV7612クロックを駆動するのに2つの方法があります。両方のデバイスのクロック入力、XTAL_NピンとXTAL_P ピンには、別個の発振器を接続するか、あるいは同じクロック信号を共有することができます。この回路では、発振器からの1.8 Vクロック信号が両方のデバイスのXTAL_Pピンに供給されています。この構成では、XTAL_Nピンをフローティング（オープン）のままにする必要があります。適切なレイアウト配線とグランド配置をして影響を受けやすいライン間のカップリングを除去することが不可欠です。バスの各トレースの長さを同じ長さに保ちます。
割り込み
両方のデバイスからの割り込みについて考慮する必要があります。ADV7612には2つの割り込みINT1 (INT1ピン)とINT2 (SCLK/INT2、MCLK/INT2またはHPA_A/INT2を介して利用可能)が発生する可能性があります。
INT2を使用する際、MCLK/INT2ピンまたはSCLK/INT2ピンを介さないことを推奨します。それは、TRI_AUDIOレジスタを使ってオーディオ・バスをトライステートにするとこれらのピンもトライステートになるためです。
図8. ADV7511を使ったデュアルADV7612ボード・ソリューション
図9. オシロスコープの画面。ADV7612-U43から駆動される信号。ADV7511の入力で測定したLLCライン（162 MHz）およびピクセル・ラインP35。赤の四角はADV7511のアイ・マスクを示す。LLCに2 × 150 Ωテブナン終端およびデータ・ラインに51 Ω直列抵抗。垂直目盛り：1 V/div、水平目盛り：2 ns/div
図10. オシロスコープの画面。ADV7612-U1 から駆動される信号。ADV7511 の入力で測定したLLC ライン（162 MHz）およびピクセル・ラインP35。赤の四角はADV7511 のアイ・マスクを示す。LLC に2 × 150Ω テブナン終端およびデータ・ラインに51 Ω 直列抵抗。垂直目盛り：1 V/div、水平目盛り：2 ns/div
レイアウト設計時の考慮事項
レイアウトはできるだけ短いトレースで構成します。理想的には、2個のADV7612の間の同じ機能の2つのピンを接続するトレースはできるだけ短くし、両方のデバイスへできるだけ近づけて配置した共通の直列終端抵抗を共有させてからバスに接続します。実際には、これはレイアウトの制約により不可能なため、各デバイスにはそれぞれの直列終端抵抗が必要です（図2を参照）。ビデオ信号のトレースは遅延を一致させるため、できるだけ同じ長さに保ちます。
評価とテスト
回路の評価には、UXGA 1600 × 1200ピクセル、30ビットと、1080p60、36ビット（Samsung2とMoirèXのパターン）を発生させるため、2台のビデオ・ジェネレータ（Quantum Data 882）を使用しました。HDMIシンクとして（ADV7511からの出力）、Astro VA-1831ビデオ・アナライザを使用しました。さらに、ADV7612からのビデオ信号（LLCとP35）を、Tektronix TDS5104Bオシロスコープへ取り付けたP6243プローブ（1 pF、1 MΩ、1 GHz）を使ってADV7511のピンで観察しました。その結果得られた波形をADV7511のアイマスクを使ってアイダイアグラムとして表し、Samsung2パターンを使ったUXGA（162 MHz、30ビット）の場合を図9と図10に示します。テストの間使われたMoirèXパターンも同様の安全マージンを示しました。
図11. テスト・セットアップ
Astro VA-1831によって測定したビデオ・タイミングに異常は見られませんでした。MoirèX の偶数と奇数の垂直ラインを分析した結果（1080p60 36ビットとUXGA 30ビット）、ライン間のリークはなく、全てのビットが同時にトグルしました（MoirèX パターン）。Astro VA-183は安定したHDMI 同期信号、および正しいCRCチェックサムを含むパケットも示しています。これはバックエンドADV7511によってクロックと同期情報が適切に受信されたことを示しています。
テスト手順
- 図11に示すテスト構成を用意します。
- ボードと測定装置の電源を入れ、DVP評価用ソフトウェアをスタートします。
- DVP評価用ソフトウェアで、ADV7612ボード用をロードします。
- DVP評価用ソフトウェアのINIT_PARTS_AND_SET_PORT_A_ver4.pyスクリプトを実行します（design resourcesを参照）。
- Initボタンを押下します。ボードが初期化されたら、Port A、Port B、Port C、またはPort Dの各ボタンの1つをクリックして必要な入力を選択します（図12を参照）。
図12. HDMI入力の選択に使われるソフトウェア
