ワイヤレス・インフラストラクチャ

Figure 1. Broadband Dual Channel IF Sampling Receiver (Simplified Schematic: Only One-Half of the Receiver Is Shown. All Connections and Decoupling Not Shown)

A multichannel DDS virtually eliminates temperature and timing issues between channels compared to synchronizing multiple single channel devices for the same application. For instance, multichannel DDS outputs, though independent, share the same system clock edges in the chip. Consequently, the system clock edges across multiple chips would not track as well over temperature and power supply deviations compared to an integrated multichannel DDS. As a result, a multichannel DDS is better suited for producing a closer to ideal phase coherent frequency transition at the summed output.

Figure 1. Setup for Phase Coherent FSK Modulator (Simplified Schematic: All Connections and Decoupling Not Shown)

計測結果は12ビットADC（AD7466）の出力で、シリアル・データとして得られます。室温での簡単な4点補正によるシステム・キャリブレーションを、デジタル領域で行っています。

RF検出器とADC間のインターフェースはシンプルで、2個の信号スケーリング（分圧）抵抗で構成され、能動素子はありません。またADL5902の2.3 V内蔵リファレンス電圧により、マイクロパワーADCに対して、電源電圧とリファレンス電圧を供給しています。AD7466はパイプライン遅延がなく、読出し専用のSAR ADCとして動作します。

回路全体で約±0.5 dBの温度安定性を実現しています。

図 1 は、RF 信号源から 9 kHz ～ 6 GHz の周波数範囲で出力されるパワーを、公称 45 dBm（−30 dBm ～ +15 dBm）の入力電力範囲で正確に測定する RF パワー測定回路です。

この回路で、5 V の USB 電源で駆動できる小型でフル機能のrms RF パワー・メーターを構築できます。測定用のシグナル・チェーンは、rms 応答 RF パワー・ディテクタと 12 ビットの高精度 A/D コンバータ（ADC）で構成されています。この 2 つのデバイスは、CMOS リニア電圧レギュレータが 5 V の USB 電源から生成する 3.3 V の電圧で駆動します。

簡単な校正ルーチンを数多くの周波数で行うことにより、回路のいかなる周波数応答の変動も補償することができます。校正データはルックアップ・テーブルに保存され、RF パワー測定中に参照されます。

 

 

 

このフィルタの帯域幅は、入力信号の帯域幅の変化に応じてダイナミックに調整することができます。これにより、回路が駆動するADCで利用可能なダイナミック・レンジをフルに活用できます。

回路のコアはフラクショナルN型PLLとVCOを内蔵したIQ復調器です。1つの（可変）基準周波数だけで、PLL/VCOは750MHz～1150MHzの範囲のローカル発振器（LO）を実現できます。高精度な直交バランスと低出力DCオフセットにより、エラー・ベクトル振幅（EVM）の劣化を最小限に抑えることができます。

この回路の部品間のインターフェースは全て完全差動です。各段間でDC結合が必要な部分では、隣接する段のバイアス・レベルは互いに互換性があります。

図1. ダイレクト・コンバージョン・レシーバの簡略回路図

（全ての接続およびデカップリングは示されていません）

図1. シングル・チャンネルぶんのIFレシーバ・フロントエンド（簡略回路図：すべての接続とデカップリングが図示されているわけではありません） 10 MHzでのゲイン、損失、信号レベルの測定値

3次バターワ―ス・アンチエイリアシング（折返し誤差防止）・フィルタはアンプとA/Dコンバータ（ADC）の性能とインターフェースをベースに最適化されています。フィルタ回路、トランス、その他の抵抗性部品による全体の挿入損失はわずかに1.2 dBです。

回路全体の-1dB帯域幅は290 MHzです。アナログ入力が140 MHzの時、SNR と SFDRの実測値はそれぞれ64.1 dBFS と 70.4 dBcです。

図1.　12ビット、500 MSPS広帯域レシーバ・フロントエンド （簡略化された回路：全て接続は示されていません）

ADRF6702 IQモジュレータとAD9122 16ビット・デュアル1.2 GSPS TxDAC の組み合わせは、図1に示すような、QAMまたはOFDMをベースにした現在の高レベルなワイヤレス・トランスミッタに必要なダイナミック・レンジを備えています。この回路のダイナミック・レンジで、ZIF（ゼロIF/ ベースバンド）およびCIF（200 MHz～300 MHzまでの複素IF）の両方が可能です。AD9122は、IF周波数を細かく選択するための32ビットNCOとともに、最大8×インターポレーションのオプションを備えています。

トランスミッタの全体的な性能は、シグナル・チェーンに直接連なる部品のダイナミック・レンジに大きく依存します。DACとIQモジュレータを使ったミックスド・シグナル・トランスミッタでは、これらの部品のノイズフロアおよび歪み特性により、シグナル・チェーン全体のダイナミック・レンジが決まります。ただし、DACのノイズフロアはサンプル・クロックのジッタによっても劣化することがあり、IQモジュレータの性能はそのローカル発信器（LO）のノイズとスパーの特性に依存します。したがって、サンプル・クロックとLOの生成に高性能部品を使用することが、高性能トランスミッタの鍵となります。

さらに、これらの信号を、PCBの物理的にDAC やモジュレータに近いところで、単一の外部リファレンスを使って生成すると、設計をはるかにシンプルにすることができます。サンプル・クロックとLO（LOはほとんどの場合数GHzの信号です）を別々にDACとIQモジュレータからいくらか離して生成するには、PCBのレイアウトに細心の注意が必要です。ちょっとしたレイアウトの誤りにより、これらの重要な信号とのカップリングが生じ、シグナル・チェーン全体の性能低下を引き起こすことがあります。

シグナル・チェーンの性能はDAC/ IQ モジュレータのインターフェース・フィルタにも大きく依存します。最適性能を得るには、必要なシステム仕様を注意深く検討した後にこの受動フィルタを設計します。

ADRF6702にはLO生成のためのフラクショナルPLLが内蔵されているので、IQモジュレータのLOを合成するには低周波数のリファレンス（標準で100 MHz 以下）だけが必要です。AD9516クロック・ジェネレータ内部のPLLを使用すると、単一のリファレンスで、DACのサンプル・クロックとADRF6702のPLLリファレンスの両方を生成することができます。

図1の回路はAD9516-0を使って作られていますが、必要な内部VCO周波数に合わせて、AD9516ファミリの他のデバイスを使うことができます。

図1.高ダイナミック・レンジのトランスミッタに使われた
AD9122、ADRF6702、およびAD9516

ADL5502は変調信号のクレスト・ファクタ(CF)を高精度に決定する、エンベロープ検出と組み合わせた真のRMS(true rms)電力検出器です。このデバイスは、10MHz以上のエンベロープ帯域幅で450MHz～6GHzの周波数範囲の高周波レシーバ/トランスミタ・シグナル・チェーンで利用できます。サンプリング・レートが低いADCでもピーク・ホールド機能があるので、エンベロープの短いピークでも取り込むことができます。合計消費電流はわずか3 mA@ 3 Vです。

ADA4891-4は高速、クワッド、CMOSオペアンプで、低価格にもかかわらず高性能になっています。消費電流は3Vでたった4.4 mA/アンプです。このアンプは、真の単電源動作能力を備えており、入力電圧範囲は負側レールの下側300 mVまで拡張されています。出力段もレールtoレールになっており、出力電圧は各レールから50mV以内まで振れ、最大のダイナミック・レンジが得られます。低歪みでセトリング時間が速いので、このアプリケーションに最適です。

AD7266は、単電源2.7 V～5.25 Vで動作する、デュアル、12ビット、高速、低消費電力の逐次比較型ADCで、最大2 MSPSのサンプリング・レートが特長です。AD7266は2個のADCを備えており、それぞれ前段に3チャンネルのマルチプレクサと、30MHz超の入力周波数を処理できる低ノイズ広帯域トラック&ホールド・アンプが接続されています。消費電流は3 Vでわずか3 mAです。AD7266はまた2.5 Vリファレンスを内蔵しています。

この回路は ADP121から出力する+3.3 V 単電源で動作します。ADP121は、2.3 V～5.5 Vで動作し、最大150 mAの出力電流で、低静止電流、低ドロップアウト(LDO)のリニア・レギュレータです。150 mA負荷でのドロップアウト電圧は135 mVと低いため効率が向上するとともに、広い入力電圧範囲にわたって動作可能になります。最大負荷時の静止電流が30μAと小さいADP121はバッテリ駆動のポータブル機器に最適です。

ADP121には、1.2 V～3.3 Vの範囲の各種出力電圧が用意されています。この製品は、小型1μFのセラミック出力コンデンサで、安定動作するように最適化されています。ADP121は、最小のボード面積で優れた過渡性能を提供します。

短絡回路防止とサーマル過負荷保護回路は、悪条件での破損を防止します。ADP121 は小型の5 ピンTSOT または4 ボール0.4mm ピッチのハロゲン・フリーWLCSP パッケージに収納されており、多様なポータブル・アプリケーションに適応できるようにフットプリントが最小になっています。

図1. 高速、低消費電力、クレスト・ファクタ、ピーク、ＲＭＳ電力測定回路

（簡略化した回路：全ての接続及びデカップリングは示されていません。）

This circuit provides a half-duplex, isolated RS-485 interface using the ADM2485 high speed, isolated RS-485 transceiver and the ADP3330 high accuracy linear regulator. This circuit achieves signal and power isolation and at the same time decreases board space and power consumption.

図1に示す回路は、超低ノイズ差動アンプ・ドライバADL5565と14ビット、250MSPS A/Dコンバータ（ADC）AD9642をベースにした狭帯域バンドパス・レシーバ・フロントエンドです。

3次バターワース・アンチエイリアシング･フィルタは、アンプとADCの性能とインターフェースの要件に基づいて最適化されています。フィルタ回路やその他の要素による総合挿入損失はわずか5.8dBです。

通過帯域の平坦度が3dBの回路全体の帯域幅は18MHzです。127MHzのアナログ入力で測定した信号対ノイズ比（SNR）とスプリアスフリー・ダイナミック・レンジ（SFDR）は、それぞれ71.7dBFSと92dBcです。サンプリング周波数が205MSPSなので、第2ナイキスト・ゾーンのIF入力信号の位置は102.5MHzと205MHzの間になります。

図1に示す回路ブロック図は、低位相ノイズの変換ループ・シンセサイザです（オフセット・ループとしても知られています）。

この回路は、ADF4002 を用いたフェーズ・ロック・ループ（PLL）の 100 MHz という低い基準周波数を 5.0 GHz ～ 5.4GHz という高い周波数範囲に変換します。この変換は局部発振器（LO）の周波数によって決定されます。

 

 

 

図1 に示す回路は1 GHz ～ 28 GHz のワイヤレス・トランスミッタのリターン・ロスを高精度に測定し、システム・キャリブレーションを必要としません。

この回路は1 枚の回路ボードに実装され、無反射RF スイッチ、マイクロ波RF 検出器、12 ビットの高精度A/D コンバータ（ADC）を使用しています。できるだけ広い周波数範囲で回路を評価するため、狭帯域の表面実装ディレクショナル・カプラの代わりに、SMA コネクタ付きのデュアル・ポート・ディレクショナル・カプラを使用しました。

この回路は、25 dB の入力電力範囲で最大20 dB のリターン・ロスを測定します（これより小さな入力電力範囲では20 dB を超えるリターン・ロスを測定可能）。

図1. 電圧定在波比（VSWR）評価ボードの測定セットアップ（全接続の一部およびデカップリングは省略されています）