锁相环(PLL)频率合成器和转换环路
ADI行业领先的锁相环(PLL)频率合成器系列具有各种高性能、低抖动时钟生成和分配器件。该锁相环系列现有100多种产品，品种丰富，仍在不断扩充，均针对高数据速率、低抖动时钟应用进行了优化。该产品组合包括PLL、PLL/VCO和分配芯片，设计用于需要同步、时钟分配和相位噪声性能的时钟应用。
ADI公司在行业领先的锁相环集成电路产品设计和测试方面拥有超过25年的经验。凭借行业内种类最齐全的PLL产品组合，我们几乎可以满足您的所有PLL需求。
ADI的全集成即用型转换环路（也被称为偏移环路）采用系统级封装(SiP)，可用于对抖动高度敏感的应用中实施频率合成，与基于PCB设计的传统分立式转换环路解决方案相比，它能够减少电路板空间并简化设计。这种高度集成的解决方案采用片上电路，隔离性能更高，可以衰减杂散分量，从而缩短上市时间。ADI的转换环路解决方案为工程师提供频率合成解决方案，帮助他们开发具有高度竞争力的系统。
ADI公司在行业领先的锁相环集成电路产品设计和测试方面拥有超过25年的经验。凭借行业内种类最齐全的PLL产品组合，我们几乎可以满足您的所有PLL需求。
ADI的全集成即用型转换环路（也被称为偏移环路）采用系统级封装(SiP)，可用于对抖动高度敏感的应用中实施频率合成，与基于PCB设计的传统分立式转换环路解决方案相比，它能够减少电路板空间并简化设计。这种高度集成的解决方案采用片上电路，隔离性能更高，可以衰减杂散分量，从而缩短上市时间。ADI的转换环路解决方案为工程师提供频率合成解决方案，帮助他们开发具有高度竞争力的系统。
ADIsimPLL™ 模拟设计工具
ADIsimPLL是一款锁相环(PLL)电路设计和评估工具，可以协助用户对RF系统进行评估、设计和故障排除。该工具支持ADI公司的PLL频率合成器系列。
最新优势资源
技术文章
- 新 Integrated Hardened DSP on DAC/ADC ICs Improves Wideband Multichannel Systems
-
解密RF信号链：特性和性能指标
模拟对话
- Why a Fully Integrated Translation Loop Device Achieves the Best Phase Noise Performance
- Power-Up Phase Determinism Using Multichip Synchronization Features in Integrated Wideband DACs and ADCs
- 频率合成技术的变革和发展：PLL/VCO技术如何提升性能、减小尺寸并简化设计周期
在线研讨会
- Multi-Channel System Improvements Using Hardened DSP in Digitizer ICs
- ADI公司PLL产品系列的最新发展
- 相位噪声说明
- 时钟的基本原理
- Fundamentals of Frequency Synthesis, Part 1: Phased Locked Loops