ADI時脈抖動衰減器最佳化JESD204B串列介面適用於基地台應用

Analog Devices, Inc.全球高性能信號處理解決方案領導廠商，亞德諾半導體公司，日前發表一款高性能時脈抖動衰減器，是專為支援JESD204B串列介面標準所設計，適用於連接基地台設計中的高速資料轉換器與現場可編程閘陣列（FPGA）。JESD204B介面是專門針對高資料速率系統設計需求所開發， 3.2 GHz HMC7044時脈抖動衰減器內建可支援與加強該介面標準的獨特功能。HMC7044提供50 fs的抖動性能，可改善高速資料轉換器的信雜比和動態範圍。該元件也提供了14組低雜訊且可配置的輸出，與許多不同元件連結時更具彈性。HMC7044也提供各種時脈管理與分配特點，使得基地台的設計者利用單個元件就能建構完整的時脈設計。

• 瀏覽產品網頁、下載資料手冊、訂購樣品與評估用電路板：http://www.analog.com/cn/HMC7044
• 透過線上技術支援社群EngineerZone™聯繫工程師和ADI產品專家： http://ez.analog.com/community/rf
• 更多有關產品資訊，請致電亞洲技術支援中心：400 6100 006, 或發送郵件至 china.support@analog.com ， 也可點擊ADI官方微博http://weibo.com/analogdevices ，或透過手機登錄m. analog.com 或 http://www.analog.com瞭解最新產品等資訊。
• 更多ADI產品及應用影片，請造訪：http://videos.analog.com/category/chinese/

基地台應用中有許多串列JESD204B資料轉換器通道需要將其資料框架與FPGA對齊。HMC7044時脈抖動衰減器可在資料轉換器系統中產生信號源同步且可調的樣本與框架對齊（SYSREF）時脈，使JESD204B系統設計得以簡化。該元件具有兩組鎖相迴路（PLL）和重疊的內建式壓控振盪器（VCO）。第一組PLL將低雜訊的本地壓控時脈振盪器（VCXO）鎖定至雜訊相對較多的參考器，而第二組PLL則以非常少的額外雜訊將VCXO信號倍頻至VCO頻率。針對蜂巢式基礎架構JESD204B時脈產生、無線基礎設施、資料轉換時脈、微波基頻帶卡、以及其它高速通訊應用，HMC7044架構以低相位雜訊與整合式抖動提供了絕佳的頻率生成性能。

• 支援JEDEC JESD204B
• 超低RMS抖動：50 fs（12 KHz至20 MHz，典型值）
• 雜訊基準：- 162 dBc /Hz(245.76 MHz)
• 低相位雜訊：< - 142 dBc /Hz（800 kHz至983.04 MHz輸出頻率）
• PLL2提供多達14組差動元件時脈
• 支援高達5 GHz的外部 VCO 輸入
• 內建穩壓器提供出色的PSRR

Analog Devices, Inc.（簡稱ADI）始終致力於設計與製造先進的半導體產品和優秀的解決方案。憑藉傑出的感測、測量和連接技術，搭建連接真實世界和數位世界的智慧化橋樑，從而協助客戶重新認識周圍的世界。詳情請瀏覽ADI官網 www.analog.com/china

EngineerZone 是Analog Devices, Inc.的註冊商標。

欲浏览官方网站上的ADI新闻，请访问： www.analog.com/cn/about-adi/news-media-relations/news-room.html